Hardware Implementation of LMS-Based Adaptive Noise Cancellation Core with Low Resource Utilization

پياده سازي سخت افزاري هسته حذف نويز وفقي مبتني بر الگوريتم حداقل ميانگين مربعات با كمترين منابع مصرفي

در اين مقاله پياده سازي سخت افزاري هسته حذف نويز فعال ارايه مي‌گردد. فيلترهاي وفقي در زمينه‌هاي مختلفي مانند پردازش سيگنال، رادار، سونار، شناسايي كانال و غيره مورد استفاده قرار مي‌گيرند. فيلترهاي وفقي با پاسخ ضربه محدود به دليل حجم كم محاسبات و فاز خطي بسيار محبوب مي‌باشند. الگوريتم حداقل ميانگين مربعات براي آموزش ضرايب اين فيلترها مورد استفاده قرار مي‌گيرد. پيشرفتهاي چشمگير در زمينه قطعات نيمه‌هادي به خصوص در زمينه ساخت پردازنده‌هاي ديجيتال (DSP) و آرايه‌هاي منطقي برنامه‌پذير (FPGA) با ميليونها گيت و سرعتي تا چند گيگا هرتز به مهندسان طراح اين امكان را مي‌دهد كه واحدهاي پردازشي ديجيتال را در درون تراشه‌ها جاسازي (Embed) نمايند. اما طراحي يك هسته تحقق‌پذير و سنتزپذير بر روي يك FPGA همواره به سادگي يك DSP نيست و اين به دليل محدوديتهاي سخت‌افزاري مي‌باشد. در اين مقاله يك هسته سخت‌افزاري سنتزپذير فيلتر وفقي FIR كه منابع بسيار كمي را مصرف كرده و بهينه مي‌باشد توسط زبان توصيف سخت افزار VHDL97 طراحي و بر روي تراشه Spartan3E پياده سازي مي‌گردد. نتايج به دست آمده از نرم‌افزارهاي ModelSim و MATLAB بيانگر عملكرد مطلوب هسته و منابع مصرفي كم اين مدل پيشنهاد شده نسبت به ساير مدلها مي‌باشد.

A hardware implementation of adaptive noise cancellation (ANC) core is proposed. Adaptive filters are widely used in different applications such as adaptive noise cancellation, prediction, equalization, inverse modeling and system identification. FIR adaptive filters are mostly used because of their low computation costs and their linear phase. Least mean squared algorithm (LMS) is used to train FIR adaptive filter weights. Advances in semiconductor technology especially in digital signal processors (DSP) and field programmable gate arrays (FPGA) with hundreds of mega hertz in speed, will allow digital designers to embed essential digital signal processing units in small chips. But designing a synthesizable core on an FPGA is not always as simple as DSP chips due to complexity and limitations of FPGAs. In this paper we design an LMS-based FIR adaptive filter for adaptive noise cancellation based on VHDL97 hardware description language (HDL) and Xilinx SPARTAN3E (XC3S500E) which utilizes low resources and is high performance and FPGA-brand independent so can be implemented on different FPGA brands (Xilinx, ALTERA, ACTEL). Simulations are done in MODELSIM and MATLAB and implementation is done with Xilinx ISE. Finally, result are compared with other papers for better judgment.