Realization of multiple valued logic and memory by hybrid SETMOS architecture

Mahapatra، نويسنده , , S.، نويسنده , , Ionescu، نويسنده , , A.M.، نويسنده ,

روزنامه با شماره پیاپی سال 2005

10

705

714

Analog hardware description language , Compact modeling , multiple valued logic , multiplevalued memory , single-electron transistors (SETS). , circuitsimulation

IEEE Transactions on Nanotechnology

2005

IEEE Transactions on Nanotechnology

398791