A Novel Spacer Process for Sub-10-nm-Thick Vertical MOS and Its Integration With Planar MOS Device

Cho، نويسنده , , H.، نويسنده , , Kapur، نويسنده , , P.، نويسنده , , Kalavade، نويسنده , , P.، نويسنده , , Saraswat، نويسنده , , K.C.، نويسنده ,

روزنامه با شماره پیاپی سال 2006

10

554

563

Corner thinning , FINFETs , gate leakage current , MOS capacitors , vertical pillars.

IEEE Transactions on Nanotechnology

2006

IEEE Transactions on Nanotechnology

398877