طراحي و بهينه سازي مدارات منطقي ترتيبي سنكرون با استفاده از سخت افزارهاي تكامل پذير

يكي از شاخه هاي سيستم هاي الهام گرفته از طبيعت، سخت افزارهاي تكامل پذير (EHW) است. سخت افزارهاي تكامل پذير روشي نوين براي طراحي مدارات منطقي ديجيتال مي باشند. در اين مقاله، روشي به منظور طراحي مدارات منطقي ترتيبي سنكرون با استفاده از سخت افزارهاي تكامل پذير ارايه شده است. در اين رويكرد، مدار منطقي ترتيبي مورد نظر، به دو بخش تقسيم مي شود: بخش تركيبي مدار و D فليپ فلاپ ها. بخش منطقي تركيبي، توسط ساختاري ثابت طراحي شده و اتصالات اين بخش توسط الگوريتم ژنتيك تنظيم مي شوند. نتايج نشان مي دهند كه روش ما قادر است تا تعداد گيت هاي تشكيل دهنده مدار و نيز متوسط تعداد نسل هاي اجراي الگوريتم را كاهش دهد.

Evolvable hardware which is inspired from the nature is a novel method for designing the digital logic circuits. This paper presents a method for designing the synchronous sequential logic circuit using the evolvable hardware. In this approach, the sequential logic circuit is divided into two sections; the combinational logic circuit and DFFs. The combinational logic part is designed using a constant structure, and its connections are set with genetic algorithm (GA). The results show that our method can reduce the average number of generations by limitation the search space.