عنوان :
طراحي يك مدار Phase Locked loop در فركانس مركزي 009MHz
پديدآورندگان :
حديدي نويسنده , قوچعلي زاده مهدي نويسنده
نام دانشگاه :
دانشگاه اروميه
كليدواژه زبان طبيعي :
طراحي مدار }Phase Loked loop{ فركانس مركزي }009MHZ{ }CMos{ مهندسي برق رده مهندسي
چكيده :
در اين پايان نامه يك PHase - Locked Lppp كاملا مجتمع شده با نويز با نويز پايين با تكنولوژي coms در استاندارد o.5 ميكرون طراحي گرديده براي كاهش نويز تمامي بخش هاي سنتز فركانس را به صورت ديفرانسيليي طر ح مي كنيم تا حساسيت سيستم نسبت به نويز تغذيه و بستر را به حداقل برسانيم هم چنين قسمتهاي ديجيتالي بصورت استاتيك لاجيك طراحي گرديده اند تا نويز كمتري ايجاد نمايند. در اين مدار بلوك اشكارساز فاز - فركانس طوري طراحي شده است كه قابليت دريافت داده هاي شبه تصافي را نيز دارا مي باشد...
