طراحي اتوماتيك مدارات مجتمع ديجيتال CMOS با استفاده از الگوريتم ژنتيك

كاهش تأخیر انتشار و توان مصرفی، دو هدف عمده در طراحی مدارات دیجیتال هستند كه به ابعاد ترانزیستورها (WL) بستگی داشته و در طراحی مدارات VLSI مهم می باشند. در این مقاله با استفاده از الگوریتم ژنتیك یك روش طراحی جهت محاسبه ی ابعاد ترانزیستورها در مدارات مجتمع دیجیتالی CMOS ارائه شده است. برای این منظور با كمك نرم افزار MATLAB الگوریتم محاسباتی ژنتیك پیاده سازی شده و پس از استخراج عناصر پارازیتی از این نرم افزار، به منظور بررسی اعتبار نتایج محاسبات تئوری حاصل از اجرای این الگوریتم در طراحی مدارات مجتمع دیجیتال در منطق CMOS، شبیه سازی های مداری از نرم افزار HSPICE در تكنولوژی CMOS 0, 18 μm صورت گرفته شده است. نتایج حاصل از شبیه سازی ها با محاسبات تئوریك به دست آمده از نرم افزار HSPICE مقایسه شده و بهبود دقت عملكرد ۷۵٪ تا ۸۰٪ الگوریتم پیشنهادی را نسبت به طراحی دستی پارامترها را تصدیق می نماید.