ارائه يك مدل تمام جمع كننده با توان مصرفي حداقل با استفاده از تكنولوژي CMOS

جمع كننده ها يكي از مهم ترين مدارات پايه در طراحي واحد هاي محاسباتي ديجيتال هستند كه در سيستم هاي VLSI براي عمليات محاسباتي منطقي (ALU) به كار مي رود. با توجه به رشد روز افزون ادوات الكترونيكي قابل حمل و بي سيم و نياز به طراحي مدارات VLSI با عملكرد بالا و توان كم، روش هاي جديد براي بهبود دادن عملكرد و توان پيشنهاد شده است. در اين مقاله با هدف دستيابي به توان مصرفي پايين و با استفاده از دروازه هاي منطقي، يك مدار 16 ترانزيستوري ارائه شده است. . مدار XOR _ XNOR به كار رفته در اين مدار داراي توان مصرفي پايين، تاخير زماني پايين و به دليل استفاده از ترانزيستورهاي باز خورد، داراي قابليت پويا در راه اندازي مدار مي باشد. همچنين با حذف معكوس كننده از مدار، توان استاتيك كاهش يافته است. نتايج شبيه سازي با استفاده از نرم افزار HSPICE و تكنولوژي 90 نانومتر CMOS، در حالت ميانگين نشان مي دهد كه در اين مدل در مقايسه با 4 مدل بررسي شده، مصرف توان به ترتيب 23098 %، 42091 %، 26 . 74 % و 60 . 94 % كاهش يافته است. همچنين نتايج شبيه سازي نشان مي دهد كه PDP خروجي SUM و Cour نيز كاهش يافته است.