مقايسه كننده ديناميك با سرعت بالا و توان مصرفي پايين براي استفاده در مبدل هاي آنالوگ به ديجيتال كم مصرف

مقايسه كننده هاي ديناميك با سرعت بالا و توان مصرفي پايين يكي از بلوك هاي لازم در پياده سازي اغلب مبدل هاي آنالوگ به ديجيتال كم مصرف هستند. در اين مقاله يك مقايسه كننده ديناميك دو دنباله بهبود يافته با سرعت بالا و توان مصرفي پايين ارائه شده است. ايده اصلي اين مقايسه كننده، فعال كردن طبقه ورودي بعد از طبقه خروجي با يك تاخير معين در فاز مقايسه به منظور افزايش سرعت تصميم گيري و كاهش ولتاژ تغذيه طبقه اول به منظور كاهش توان مصرفي است. مدار پيشنهادي در تكنولوژي0 .0/18μm CMOS پياده سازي شده است. نتايج شبيه سازي بيانگر اين است كه مقايسه گر پيشنهادي در ولتاژ تغذيه 1.8V، ولتاژ مد مشترك ورودي0/9V و فركانس كلاكي برابر MHz 100، توان مصرفي 50.87μW و تاخير انتشاري برابر ps175 دارد كه به معني بهبود %50 مشخصه PDP در مقايسه با يك مقايسه كننده ديناميك دو دنباله متعارف است.