يك حالت ساده شده از مدل چندجمله اي با اثرات حافظه مناسب براي پياده سازي پيش اعوجاج ساز ديجيتالي بر روي FPGA

A Simplified Memory Polynomial Model for Implementation Digital Predistortion on FPGA

در سيستم هاي ارتباطي بي سيم مدرن پيش اعوجاج ساز ديجيتالي به منظور جبران اثرات غيرخطي تقويت كننده هاي توان (PA) به صورت گسترده مورد استفاده قرار مي گيرد. مدل هاي مرسوم براي پياده سازي پيش اعوجاج ساز ديجيتالي داراي پيچيدگي محاسباتي بالايي بوده و سبب اشغال منابع سخت‌افزاري مي‌شوند. در اين مقاله يك حالت ساده شده از مدل چندجمله اي با اثرات حافظه مناسب براي پياده سازي پيش اعوجاج ساز ديجيتالي بر روي FPGA ارائه مي شود. مدل ارائه شده توسط سيگنال هاي LTE با پهناي باند 5MHz و 10MHz مورد آزمايش قرار گرفت و مشاهده گرديد كه بعد از اعمال پيش اعوجاج ساز ديجيتالي، نسبت توان كانال مجاور از حدود -20dBc به حدود -43dBc بهبود يافت. مدل ساده شده در مقايسه با مدل چندجمله اي مرسوم عملكرد خطي سازي مشابهي داشته در حالي كه 28% تعداد ضرايب كمتري دارد.

modern wireless digital communication systems, digital distortion is widely used to compensate for the nonlinear effects of power amplifiers (PAs). The conventional models for implementing digital distortion implementations are highly computational and cause the exploitation of hardware resources. In this paper, a simplified mode of a polynomial model with proper memory effects for implementing a digital distortion prefix on a FPGA is presented. The model was tested by LTE signals with 5MHz and 10MHz bandwidth, and it was observed that after applying digital distortion, the adjacent channel power ratio improved from -20dBc to -43dBc. The simplified model has a similar linearization function compared to the conventional polynomial model, while 28% has fewer coefficients.