ارائه يك مدار تمام جمع كننده تركيبي مبتني بر ترانزيستورهاي MOSFET با انرژي مصرفي حداقل

Design of Energy Efficient Hybrid Full Adder Using MOSFET

يكي از اصلي ترين عملگرهاي محاسباتي در مدارات مجتمع با مقياس بسيار بالا نظير ريزپردازنده ها و پردازش سيگنال هاي ديجيتال، جمع كننده ها مي باشند. توان مصرفي و تاخير انتشار مهمترين پارامترهاي كارايي در مدارات مجتمع با مقياس بسيار بالا مي باشند. در اين مقاله با هدف بهبود پارامترهاي توان مصرفي و تاخير انتشار، يك مدار جمع كننده ي تركيبي با استفاده از ترانزيستورهاي MOSFET ارائه شده است. مدار پيشنهادي به همراه مدارات ارائه شده قبلي با استفاده از شبيه ساز HSPICE و در فناوري ۳۲ نانومتر، شبيه سازي و تحليل شده اند. شبيه سازي مدارات به ازاي فركانس هاي متفاوت، خازن هاي بار متفاوت و ولتاژهاي متفاوت انجام شده است. طبق نتايج حاصل از شبيه سازي، مدار تركيبي ارائه شده در اين مقاله، پارامترهاي توان مصرفي، تاخير انتشار و انرژي مصرفي را به طور قابل ملاحظه اي بهبود بخشيده اند.

One of the most vital components in Very Large Scale Integration (VLSI) circuits is the full adders that are employed in microprocessors and Digital Signal Processing (DSP) extensively. Power consumption and propagation delay are considered as one of the most important parameters of the VLSI systems. This paper has the aim of proposing and analyzing a hybrid 1bit full adder by applying metal oxide semiconductor field effect transistors (MOSFET) devices so that power consumption and propagation delay parameters are enhanced. The proposed hybrid full adder and previously related circuits, for different conditions of load capacitor, frequency, and supply voltage, in simulation environment of Synopsys HSPICE with 32-nm technology are simulated. Based on simulation results, the parameters of power consumption, propagation delay, and energy consumption have been boosted enormously in the given hybrid full adder in comparison with previously related circuits.