طراحي يك مبدل آنالوگ به ديجيتال تقريب متوالي بر اساس تفاضل نمونه هاي ورودي

design of a SAR ADC based on the difference of input samples

در اين مقاله يك مبدل آنالوگ به ديجيتال با ساختار تقريب متوالي ارائه شده است. اين مبدل آنالوگ به ديجيتال با به كارگيري ساختار تفاضلي به منظور ديجيتال سازي سيگنال هاي آنالوگ با سرعت تغييرات كم به كار گرفته شده است. در اين ساختارتقريب ها بر اساس نمونه ي قبلي انجام خواهد شد و بخش مبدل ديجيتال به آنالوگ كه سهم عمده اي در توان مصرفي را دارد از انجام تقريب هاي از پيش تعيين شده باز مي دارد. به اين ترتيب خازن هاي موجود در مبدل ديجيتال به آنالوگ بعد از هر تبديل با تغييرات كوچك به حدس درست و متناسب با ورودي جديد دست خواهد يافت. بخش تفاضل-گير در اين ساختار با به كارگيري خازن نمونه بردار طبقه ي اول و يك مقايسه كننده ي ديجيتال پياده سازي شده است كه خود نقش بيت پر ارزش كلمه ي ديجيتال خروجي را بر عهده دارد. مبدل ارائه شده در فناوري µm18/0 سي ماس و با ولتاژ تغذيه ي 8/1 ولت طراحي شده است. توان مصرفي كل ساختارµW 7/11 و نسبت سيگنال به اعوجاج فركانس(SFDR) مبدل برابر با dB91/52- در فركانس نمونه برداري ksample/s 1 مي باشد.

In this paper, a analog-to-digital converter with a sequential approximation structure is presented. This analog-to-digital converter uses a differential structure to digitize analog signals at low speeds. In this structure, samples are based on the preceding of previous one, and the analog-to-digital converter segment, which has a major share in energy consumption, opens a predetermined approximation. In this way, the capacitors in the digital converter to the analogue, after each conversion, find the new digital word for new input.This converter is designed for voltage source voltage of 0.18 μm μm and 1.8V. The total power consumption of the entire structure is 11.7 W, and the signal-to-frequency ratio (SFDR) is 52 dB / s at sampling frequency 1ksample / s .