طراحي يك مقايسه كننده ي ديناميكي با توان مصرفي كم و سرعت بالا و تاخير كاهش يافته

Design of a dynamic comparator with low power consumption,high speed and reduced delay

در اين مقاله يك مقايسه¬كننده¬ي ديناميكي با توان مصرفي كم و سرعت بالا ارائه شده¬است. در اين ساختار با اعمال نصف ولتاژ تغذيه به خروجي¬هاي مقايسه¬كننده در فاز اوليه عملكرد، معيار تاخير در عملكرد مقايسه¬كننده، در مقايسه با ساختار مرسوم با كاهش 37 درصدي همراه بوده است. همچنين، در ساختار ارائه شده از تكنيك كاهش توان مصرفي در فاز مقايسه استفاده شده است. شبيه سازي¬هاي مربوطه در تكنولوژي CMOS nm180 و ولتاژ تغذيه¬ي 8/1 ولت انجام شده است و توان مصرفي در حدود µW165، حساسيت به تاخير ps/dec53 و همچنين آفستmV75/6 حاصل شده است.

In this paper a dynamic comparator with low power consumption and high speed is proposed. In this structure, by applying half of supply voltage to the comparator outputs in the initial phase of operation, the Delay compared with the conventional structure was reduced by 37%. Also, in the proposed structure, the power consumption reduction technique is used in the comparison phase. The simulations were carried out in 180 nm CMOS technology and a 1.8-volt supply voltage and power consumption of 16 μW, delay sensitivity of 53ps / dec, and offset of 6.75mV.