طراحي حافظه نهان توان- پايين با استفاده از دومينو مبتني بر مقايسه جريان اصلاح شده

در اين مقاله، يك مقايسه كننده نشانه 40 بيتي با تاخير و توان مصرفي كم براي استفاده در ريزپردازنده‌هاي 64 بيتي پيشنهاد مي‌شود. در مقايسه كننده نشانه پيشنهادي براي كاهش توان مصرفي از مقايسه جريان شبكه پايين‌كش با جريان مرجع استفاده شده است تا ميزان هدايت ترانزيستور نگهدارنده كنترل ‌شود. بدين طريق تنازع بين شبكه پايين‌كش و ترانزيستور نگهدارنده كاهش مي‌يابد و تاخير و توان مصرفي كم مي‌گردد. همچنين با بكارگيري ترانزيستور در حالت ديودي جريان شبكه پايين كش كاهش يافته است.مقايسه كننده‌هاي نشانه با استفاده از نرم افزار HSPICE در تكنولوژي CMOS 90 نانومتر و ترانزيستورهايي با ولتاژ آستانه كم (LVT) شبيه سازي شدند. نتايج شبيه سازي براي مقايسه كننده‌هاي نشانه 40 بيتي نشان مي‌دهند كه تحت مصونيت در برابر نويز يكسان، تاخير و توان مصرفي در مقايسه كننده نشانه پيشنهادي به ترتيب 15% و 18% نسبت به مقايسه كننده نشانه استاندارد كاهش يافته است.