طراحي و شبيه سازي يك تمام جمع كننده 8 بيتي سرعت بالا با توان مصرفي كم بر پايه منطق DyMCML

در اين مقاله، يك جمع كننده 8 بيتي سرعت بالا با توان پايين به روش CLA با استفاده از منطق ديناميك در مد جرياني (DyMCML) جهت افزايش حفظ امنيت، محرمانگي و اصالت اطلاعات در صنايع نظامي- هوائي طراحي شده است. با ايجاد يك زمين مجازي در گيتهاي اين جمع كننده به وسيله يك خازن در منبع جريان، جريان استاتيك حذف شده كه نتيجه آن كاهش توان مصرفي است. اين جمع كننده با استفاده از نرم افزار HSPICE با پارامترهاي سطح 49 در تكنولوژي μmCMOS0/6 شبيه­سازي شده است. نتايج شبيه سازي نشان مي دهد كه تاخير در بدترين حالت ns2/5 است و توان مصرفي آن در MHz125 در حدود mW2/7 است. مقادير توان، تاخير، حاصل ضرب توان- تاخير و حاصل ضرب انرژي- تاخير اين جمع كننده طراحي شده به ترتيب 4، 2، 8 و 66/ 16 برابر نسبت به جمع كننده MODL و نسبت به جمع كننده CPL به ترتيب 1، 7، 6/ 5 و 5/ 4 برابر بهبود يافته است.