شماره ركورد كنفرانس :
4059
عنوان مقاله :
طراحي آشكارساز فاز- فركانس CMOS براي كاربردهاي حلقه‌هاي قفل شونده فاز
پديدآورندگان :
جهانگرد مهناز mahnaz.jahangard@gmail.com دانشگاه گيلان ، رشت
كليدواژه :
واژگان كليدي: آشكارساز فاز و فركانس (PFD) , حلقه قفل‌شده فاز (PLL) , ناحيه‌ي مرده , نوسان‌ساز كنترل‌شده با ولتاژ (VCO).
عنوان كنفرانس :
اولين كنفرانس ملي پژوهش هاي كاربردي در علوم و مهندسي
چكيده فارسي :
چكيده
اين مقاله يك طراحي آشكارساز فاز-فركانس اصلاح‌شده ديناميكي را معرفي مي‌كند. مدار آشكارساز پيشنهادي با استفاده از تكنولوژي ۱۸/۰ ميكرومترمنطق CMOS و با استفاده از نرم‌افزار ADS طراحي و شبيه‌سازي‌شده است و نتايج به‌دست‌آمده مورد تجزيه‌وتحليل قرارگرفته است. به‌منظور كاهش ناحيه‌ي مرده، سيگنال مسيرياب داخلي در مدار موردنظر استفاده‌شده و براي گسترش آن، حلقه قفل‌شده فاز (PLL) طراحي‌شده است. باهدف كاهش مساحت ، مدار موردنظر با ۱۶ ترانزيستور به وجود آمده است. اين مدار با توان ۸/۴۰ پيكووات با ۲/۱ ولت براي تغذيه عمل مي‌كند. نتايج شبيه‌سازي پيش‌طرح نشان مي‌دهد كه مدار موردنظر ناحيه‌ي مرده را حذف مي‌كند. علاوه بر اين، اين مدار با سرعت‌بالا كار مي‌كند و توان عملكرد را در فركانس مرجع ۵۰ مگاهرتز و در فركانس بازخورد ۴ گيگاهرتز كاهش داده است.
واژگان كليدي: آشكارساز فاز و فركانس (PFD)، حلقه قفل‌شده فاز (PLL) ، ناحيه‌ي مرده ، نوسان‌ساز كنترل‌شده با ولتاژ (VCO).
