شماره ركورد كنفرانس :
4179
عنوان مقاله :
كاهش توان مصرفي پويا در مدارهاي قابل‌پيكربندي
پديدآورندگان :
يزدان پناه فهيمه Yazdanpanah@uk.ac.ir دانشگاه شهيد باهنر كرمان , بشار سميه Yas.bashar@gmail.com موسسه آموزش عالي غيرانتفاعي بعثت،كرمان
كليدواژه :
مدارهاي قابل پيكربندي , اتلاف توان پويا , ولتاژ آستانه.
عنوان كنفرانس :
اولين مسابقه كنفرانس بين المللي جامع علوم مهندسي در ايران
چكيده فارسي :
بيشتر روش هاي كاهش توان در مدارهاي قابل‌پيكربندي بر روي كاهش توان پويا تمركز دارند. اين روش ها در سه بخش مدار، معماري و روش هاي طراحي با ابزارهاي كامپيوتري طبقه‌بندي مي شوند. در اولين اقدام براي ساختن مدارهاي قابل‌پيكربندي با توان مصرفي پايين يك نسخه از مدارهاي قابل‌پيكربندي زايليكس ارائه شد كه براي كاهش توان در منطق مسير ساخت آن تغييرات قابل‌توجهي ايجاد شده است. اول اينكه به منظور داشتن اتصالات بيشتر داخل جدول‌جستجو، جدول‌جستجو هايي با پنج ورودي به جاي جدول‌جستجو هاي با چهار ورودي استفاده شده است. دوم اينكه يك معماري مسير يابي از شبكه هاي كاهش دوبعدي استفاده شده و نزديك‌ترين همسايه ها را به يكديگر متصل كرده است. سوم اينكه اتصالات با ولتاژ متناوب و پايين انتخاب شده است. و سرانجام فركانس داخل بلاك هاي منطقي به كمك استفاده از فليپ‌فلاپ هاي دو لبه به نصف كاهش داده شده اند. در اين مقاله روش هاي اساسي براي كاهش توان پويا بررسي مي‌شود.
