معماري پردازنده موازي با الگوريتمي نوين جهت پردازش همزمان دستورات سري بر پايه معماري MIPS

MIPS-Based Parallel Processor Architecture for Parallel Execution of Serial Codes

پردازنده ها مركز محاسبات و تصميم گيري يك سيستم به حساب مي آيند. امروزه با توجه به نياز روز افزون صنعت و فناوري به محاسبات سريع تر و با دقت بيشتر، طراحي و ساخت پردازنده هاي موازي به منظور افزايش بازدهي سيستم ها، بسيار مورد توجه قرار گرفته است. از جمله مهم ترين پردازنده هاي مورد استفاده در صنايع مختلف، مي توان به پردازنده MIPS اشاره كرد. اين پردازنده در صنايع مخابراتي و كنترلي به عنوان يك انتخاب معقول، در كانون توجه قرار دارد. در اين مقاله معماري جديدي بر پايه اين پردازنده، شامل چند مسير پردازشي موازي با الگوريتم هاي نويني ارائه مي گردد تا بتوان دستورات و برنامه هاي موجود براي اين پردازنده را به صورت موازي به طور هوشمند اجرا نمود و نهايتا بازدهي پردازنده را تا چندين برابر افزايش داد. در اين معماري ايده هاي جديدي در زمينه ي صدور دستورات به شكل موازي، تشخيص هوشمند پرش هاي شرطي و مديريت حافظه ارائه شده است.

The processors are known as the brain of digital systems. Nowadays design and implementation of parallel processors is one of the basic needs of industry. Today one of the most popular processors is MIPS. The countless usage of this processor and its architecture in communication and digital control engineering shows its importance between opponents. In this article, in order to boost processor performance we propose a new multi-lane architecture based on MIPS design. The major problem with many of parallel processors is to provide them with new parallel programs instead of the old serial ones. The proposed architecture would not need this re-coding procedure as it will be intelligently parallelize serial codes. Using this architecture and adding some improvements, the proposed four-lane processor will be up to 3.7 times faster than the multi-cycle basic MIPS processor.