پياده سازي ممريستوري الگوي يادگيري سيناپسي TSTDP

Modeling Triplet Spike Timing Dependent Plasticity By Memristors

الگوي يادگيري سيناپسي وابسته به زمان بندي اسپايك (STDP)، توانايي سيناپس ها براي تغيير قدرت و كارايي خود بر مبناي زمان بندي دقيق بين اسپايك هاي پيش و پس سيناپسي مي باشد. اين الگو كه در سال 1993 توسط گرستنر دانشمند آلماني ارائه گرديد، هم اكنون داراي انشعابات گوناگون و جديدتري شده است. به عنوان نمونه، الگوي يادگيري TSTDP يك گونه پيشرفته تر از الگوي يادگيري سيناپسي STDP است كه در مقايسه با الگوي يادگيري سنتي تر PSTDP منجر به ظرفيت هاي يادگيري بهبود يافته تري مي گردد. اين الگو قادر است نتايج بسياري از آزمايش هاي واقعي مغزي را بازتكرار كند و اين در حاليست كه قاعده سنتي PSTDP در پيش بيني بسياري از اين نتايج ناتوان است. در اين مقاله يك مدار ممريستوري جديد شامل سه ممريستور وابسته به ولتاژ، براي پياده سازي الگوي TSTDP ارايه مي گردد. نتايج شبيه سازي ها نشان مي دهند كه اين مدار ممريستوري مي تواند تغييرات وزن سيناپسي ناشي از اختلاف زماني بين اسپايك ها را به درستي پيش بيني كند. بنابراين مي توان گفت كه اين مدار يك گام ابتدايي براي ساخت يك طراحي ممريستوري غيرهمزمان است كه بتواند الگوي TSTDP را پياده سازي كند. چنين طرحي مي تواند پياده سازي سيستم هاي نورومورفيك پيشرفته داراي ابعاد بزرگ را ساده تر كند تا بتوان از آنها براي انجام كارهاي مهندسي واقعي مانند دسته بندي الگوها بهره جست.

Triplet-based Spike Timing Dependent Plasticity, TSTDP, is an advanced synaptic plasticity rule that results in improved learning capability compared to the conventional pair-based STDP, PSTDP. The TSTDP rule can reproduce the results of many electrophysiological experiments, where the PSTDP fails. This paper proposes a novel memristive circuit that implements the TSTDP rule. The proposed circuit is designed using three voltage, flux, driven memristors. Simulation results demonstrate that our memristive circuit induces synaptic weight changes that arise due to the timing differences among pairs and triplets of spikes. The presented memristive design is an initial step towards developing asynchronous TSTDP learning architectures using memristive devices. These architectures may facilitate the implementation of advanced large-scale neuromorphic systems with applications in real world engineering tasks such as pattern classification.