يك مقايسه كننده ي درختي 64 بيتي با بهره انرژي بالا

An Energy Efficient 64 Bit Tree Based Comparator

در اين مقاله يك مقايسه كننده درختي 64 بيتي با ساختار درخت متفاوت براي كاربردهاي با كارايي بالا و توان مصرفي پايين ارائه شده است. با استفاده از الگوريتم SDWTA ، معادلات جديدي براي مقايسه دو عدد 2 بيتي به دست آمده است. بر خلاف معادلات قراردادي ، پياده سازي اين معادلات با منطق استاتيك سرعت مدار را محدود نخواهد كرد. بنابراين ديگر نيازي به طبقه ي پيش كدينگ نخواهد بود. با حذف طبقه ي پيش كدينگ حجم سخت افزار مورد نياز تقريباً نصف شده و توان مصرفي كاهش مي يابد. علاوه بر اين استفاده از مقايسه كننده 2 بيتي به جاي طبقه ي پيش كدينگ و سپس تركيب نتايج آنها، سرعت مقايسه كننده را افزايش مي دهد. مقايسه كننده درختي پيشنهادي ما با استفاده از نرم افزار Hspice در پروسه ي 0.18 µm CMOS ، با ولتاژ مرجع 1.8 ولت، شبيه سازي شده است. تاخير كل مقايسه كننده پيشنهادي 386ps و توان مصرفي آن 2.13mw مي باشد. نتايج شبيه سازي نشان مي دهد كه در مقايسه كننده پيشنهادي مصرف انرژي نسبت به بهترين كار اخير76.92درصد بهبود داده شده است.

In this article a new tree-based 64bit comparator with a different tree structure for high performance applications is proposed, where, at 0th step, instead of pre-encoding scheme, a novel 2bit comparator using SDWTA algorithm is designed which has simplified equations compared to conventional ones. Implementing these equations, even with static CMOS logic reduces maximum number of series PMOS transistors to 2, hence a high performance and power efficient comparison can be achieved. This design is simulated in 0.18µm, 1.8V CMOS technology and the result is a 386ps worst case delay at the expense of 2.13mW average power consumption. In fact, this work has improved energy efficiency of state of the art design by 76.92%.