بررسي وابستگي زماني ولتاژ آستانه ترانزيستور به ميزان غلظت ناخالصي زير لايه در ترانزيستورهاي UTBB تمام تخليه سيليكون روي عايق

Investigate the time dependence of voltage threshold on the amount of substrate impurity concentration in the the UTBB FD SOI MOSFETs

در اين مقاله به بررسي ساختار ترانزيستورهاي با بدنه و لايه اكسيد مدفون‌شده بسيار نازك و وابستگي تغييرات ولتاژ آستانه ترانزيستور به ميزان غلظت ناخالصي زيرلايه مي‌پردازيم. اين افزاره با قرار گرفتن يك لايه اكسيد در بستر ادوات بالك به دست مي‌آيد. زيرلايه و لايه عايق در اين ادوات باعث ايجاد يك گيت دوم به‌عنوان گيت پشتي مي‌شود. در اينجا با محاسبه‌ي زمان تأخير موردنياز براي رسيدن چگالي الكترون‌ها به 90 درصد مقدار نهايي، وابستگي ولتاژ آستانه به غلظت ناخالصي زير لايه بررسي شد و نتيجه گرفتيم هنگامي‌كه ولتاژ خاصي به گيت جلويي اعمال مي‌شود ميزان غلظت بستر، بر زمان رسيدن چگالي الكترون‌هاي ناحيه كانال، به مقدار موردنظر ندارد؛ اما زماني كه يك ولتاژ خاص به گيت پشتي اعمال مي‌شود اين زمان متأثر از ميزان ناخالصي زيرلايه مي‌شود و هر چه ميزان ناخالصي زير لايه افزايش يابد زمان تأخير كمتر خواهد بود. براي ولتاژهاي مثبت اين تأخير بسيار چشم‌گير است به‌نحوي‌كه براي غلظت زير لايه برابر زمان تأخير 1 ميكروثانيه است و براي غلظت زيرلايه برابر اين زمان به 0.03 نانوثانيه كاهش مي‌يابد.

In this paper, we study the structure of transistors with a very thin body and buried oxide, and the dependence of transistor voltage threshold changes on the substrate doping. This device is obtained by placing a layer of oxide in the Balker bed. The substrate and insulation layer in these devices create a second gate as a back gate. Here, by calculating the required latency for electron density to reach 90% of the final value, the dependence of the threshold voltage on the doping of the substrate was investigated. We conclude that when a particular voltage is applied to the front gate, the doping of the substrate, on the time of arrival of the density of electrons in the channel region, But when a particular voltage is applied to the back gate, this time is affected by the amount of substrate doping, and the higher the amount of substrate doping, the lower the delay time. For positive voltages, this delay is very significant, whereas for substrate doping=10^15 cm^-3, the delay time is 1 microsecond and decreases to 0.03 nanoseconds for the substrate doping=10^18 cm^-3.