پيكر بندي مجدد معماري VLSI كم توان براي اجراي فيلترهاي FIR

اين مقاله يك معماري با پيكر بندي مجدد VLSI سنتي را ارائه مي كند كه مناسب براي ساخت فيلترهاي ديجيتال توان پايين، مرتبه متوسط به بالا، پاسخ ضربه محدود (FIR (Finite Impulse Response هست. اين كار توسط يك آرايه با قابليت پيكربندي مجدد بر پايه تكنيك ( طراحي عملگر اوليه )، (Primitive Operator Design (POD است. مفهوم الگوريتم ژنتيك (Genetic Algorithm (GA براي محاسبه پاسخ فركانسي فيلترهاي مذكور از تبديل فوريه سريع 256 نقطه اي randix-4 (FFT) استفاده شده است. نتايج نشان مي دهند كه كارايي فيزيكي سطح و مصرف توان اين طراحي، در مقايسه با بقيه FPGA هاي صنعتي همه منظوره، بسيار قابل رقابت است. در اين مقاله سعي شده كه كيفيت طراحي فيلتر نيز پيشرفت داشته باشد.