طراحي و پياده سازي بخش S-Box الگوريتم رايندال به صورت مدار تركيبي بر روي FPGA با افزايش گذردهي الگوريتم

الگوریتم رمزنگاری AES یا رایندال (Rijndael) یكی از متداولترین الگوریتم های رمزنگاری متقارن است. به علت قابلیت های این الگوریتم، آن را میتوان بر روی بسترهای مختلفی ازجمله بر روی بسترهای سخت افزاری پیاده سازی كرد. معمولاً در پیاده سازی های سخت افزاری افزایش گذردهی طراحی و كاهش میزان منابع مصرفی دو هدف اصلی میباشد. ازآنجاكه در این الگوریتم قسمت S-Boxبخش بحرانی جهت دستیابی به این اهداف است، مقالات متعددی به ارائه راهكارهایی جهت پیاده سازی این بخش پرداخته اند. این مقاله نیز به ارائه یك مدار تركیبی به منظور پیاده سازی S-Box استفاده شده در تبدل جایگشت بایت در الگوریتم رایندال می پردازد. نتایج حاصل در مرحله Place & Route نشان می دهد كه این معماری میزان 47 slices مصرف كرده و بیشترین فركانس پالس ساعتی كه قادر است با آن عمل كند بر روی تراشه Virtex4 FPGA (xc4vlx25) ، برابر با 350.14 MHz می باشد. همچنین این نتایج با استفاده از نرم افزار Xilinx ISE 13.4 به دست آمده است.