1137

Comparing Timing Parameters in Verilog vs. HSPICE

Comparing Timing Parameters in Verilog vs. HSPICE

Mahnai Negin نويسنده

10

Propagation delays , Timing parameters , Fulladder , Verilog , Comparing Timing Parameters in Verilog vs. HSPICE , HSPICE , Transistor Level Simulation

1394

اولين كنفرانس سالانه تحقيقات كاربردي در مهندسي برق ، كامپيوتر و IT

فارسی

4349648

1394

1

10

1394