پياده سازي فشرده سازي تصوير JPEG بر روي تراشه FPGA سري Xillinx ViirtexII

استاندارد فشرده سازي تصوير JPEG يك استاندارد موفق و پركاربردي در زمينه فشرده سازي محسوب مي گردد. در اين خصوص نياز به پياده سازي سريع اين استاندارد احساس مي شود. در اين مقاله اين استاندارد را بر روي آرايه هاي منطقي قابل برنامه ريزي ميداني از سري Xillinx VirtexII مدل XC2V3000 پياده مي نماييم.خانواده virtexII براي سرعت بالا با توان مصرفي كم توسعه يافته است. ويژگيهاي قابل تغيير و رنج بالاي چگالي حدود 10 ميليون گيت سيستمي اين خانواده قابليت طراحي منطقي قابل برنامه ريزي آن را افزايش داده است. از بين 11 عضو آن XC2V3000 براي پياده سازي استاندارد JPEG مناسب تراست كه حدود 3 ميليون گيت سيستمي دارد.استاندارد JPEG با استفاده از زبان توصيف سخت افزار VHDL نوشته شده و با نرم افزار ISE6 سنتز مي گردد و براي بالا بردن سرعت پردازش با استفاده از نرم افزار سنتز بهينه مي شود.