سلول حافظه ايستاي (SRAM) زيرآستانه هشت ترانزيستوري با قابليت‌هاي بهبوديافته خواندن و نوشتن

Sub-Threshold 8T SRAM Cell with Improved Write-Ability and Read Stability

سلول حافظه SRAM شش ترانزيستوري معمولي در ولتاژهاي كم قابليت نوشتن مناسبي ندارد و نيز دچار خطاهاي خواندن مي‌شود. در اين مقاله با ارائه يك طرح هشت ترانزيستوري براي سلول حافظه، علاوه بر بهبود قابليت نوشتن، ميزان خطاي خواندن نيز به شدت كاهش يافته است. بدين ترتيب سلول ارائه‌شده توانايي كاركردن در ولتاژهاي زيرآستانه در حد 275 ميلي‌ولت را دارد، در حالي كه سلول حافظه شش ترانزيستوري معمولي فاقد اين قابليت است .با طراحي سلول ارائه‌شده و سلول شش ترانزيستوري معمولي و نيز سه سلول ديگر از بين مقالات اخير براي مقايسه در تكنولوژي 90 نانومتر صنعتي و انجام شبيه‌سازي با HSPICE ملاحظه شد كه طرح مذكور در ولتاژ تغذيه 800 ميلي‌ولت، تأخير خواندن و نوشتن را به ترتيب به ميزان 50% و 47/5%، نسبت به بهترين طرح از بين چهار طرح فوق كاهش داده است. همچنين ميزان بهبود توان مصرفي يك عمل نوشتن در اين ولتاژ، نسبت به بهترين طرح، 40% بوده است. از بين پنج طرح مقايسه‌شده، تنها طرح ارائه‌شده ما قابليت كاركرد صحيح در ولتاژهاي زيرآستانه را دارد. در انتها با تهيه چينش طرح ارائه‌شده در تكنولوژي 180 نانو متر صنعتي و انجام شبيه‌سازي بعد از چينش، اثر اضافه‌شدن پارامترهاي پارازيتي در مدار چينش را مورد بررسي قرار داده‌ايم.

Conventional 6T SRAM cell suffers from poor write-ability and poor read stability at low supply voltages. In this paper a new 8T SRAM cell is proposed that achieves improved write-ability and increased read stability at the same time. The proposed SRAM cell can successfully operate at small supply voltages as low as 275 mV whereas conventional 6T SRAM cell cannot. To show the prominence of the proposed cell and for better comparison, our SRAM cell, conventional 6T SRAM cell, and also three other SRAM cells from recent literature are designed in a 90nm industrial CMOS technology with the same conditions. Simulation results show that the proposed 8T SRAM cell decreases write and read delays by 47.5% and 50%, respectively at supply voltage of 800 mV. Our SRAM cell also improves power consumption for single write operation by 40% over the best design at supply voltage of 800 mV. Among the five designs compared, our design is the only one that operates at supply voltages as low as 275 mV. Finally, layout of the proposed SRAM cell is developed in 180 nm industrial CMOS technology and results of post-layout simulations are discussed.