دومينو مبتني بر مقايسه جريان ارتقاء يافته براي طراحي گيت‌هاي عريض توان پايين

Enhanced Current Comparison Based Domino for Design of Low Power Wide Fan-In Gates

در اين مقاله يك مدار دومينو جديد براي كاهش توان مصرفي گيت‌هاي عريض بدون كاهش چشم‌گير سرعت پيشنهاد مي‌شود. در تكنيك مداري پيشنهادي از مقايسه جريان شبكه پايين‌كش با جريان مرجع جهت توليد خروجي مناسب استفاده مي‌شود. بدين طريق دامنه تغييرات دو سر شبكه پايين‌كش كم شده و توان مصرفي كاهش مي‌يابد. همچنين از يك ترانزيستور در حالت ديودي به‌صورت سري با شبكه پايين‌كش استفاده شده است تا جريان نشتي زير آستانه كاهش و مصونيت در برابر نويز افزايش يابد. شبيه‌سازي گيت‌هاي or عريض با استفاده از نرم‌افزار HSPICE در فناوري 90 نانومتر CMOS انجام شده است. نتايج شبيه‌سازي گيت‌هاي or 64 بيتي در تأخير يكسان، 39% كاهش توان و 2.1 برابر بهبود مصونيت در برابر نويز را نسبت به مدار دومينو استاندارد نشان مي‌دهند.

In this paper, a new domino circuit is proposed to reduce power consumption of wide fan-in gates without considerable speed degradation. In the proposed domino circuit technique, current of the pull-down network is compared with a reference current to generate the proper output voltage. In this way, voltage swing of the pull-down network can be decreased to reduce power consumption. Moreover, a transistor in diode configuration is employed in series with the pull-down network to decrease the sub-threshold leakage current and increase the noise immunity. Simulation of wide fan-in or gates are performed using HSPICE simulator in a 90nm CMOS technology model. Simulation results demonstrate 39% power reduction and 2.1× noise-immunity improvement at the same delay compared to the standard domino circuit for 64-bit or gates.