مبدل زمان به ديجيتال رزولوشن بالا و توان مصرفي كم مبتني بر اسيلاتور حلقوي چند مسيره

High Resolution- Low Power TDC based on Multi-path Gated Ring Oscillator

در ايـن مقاله طراحي يك مبدل زمان به ديجيتال 12 بيتي رزولوشن بالا و توان مصرفي كم مبتني بر اسيلاتور حلقوي چند­مسيره (Multi-Path Gated Ring Oscillator) در تكنولوژي nm-CMOS130 بيان شده است. براي افزايش رزولوشن دو مسير گيت با رزولوشن­هاي متفاوت، رزولوشن درشت و رزولوشن ريز، به­صورت ساختار ورنير استفاده شده است. تأخير گيت هر مسير تعيين­كننده رزولوشن آن مسير و به دليل به ­كار بردن آن­ها در ساختار ورنير، اختلاف تأخير گيت­هاي دو مسير بيانگر مقدار رزولوشن مؤثر اسـت. نتايج شبيه­سازي مبدل زمان به ديجيتال، TDC، طراحي­شده در سطح مداري نشان مي­دهند كه اين TDC داراي رزولوشن درشت PS10، رزولوشن ريز PS8، رزولوشن مؤثر PS2 و رنج ديناميكي ns8 است. مقادير DNL و INL آن به ترتيب برابر LSB6/0 و LSB2 است. همچنين متوسط توان مصرفي آن با ولتاژ تغذيه V2/1 در فركانس مرجع MHz50 برابر mW5/4 است.

This paper presents the design of a high resolution- low power 12-Bit Time-to-Digital Converter (TDC) based on Multi Path Gated Ring Oscillator (M-path GRO) in 130nm CMOS-TSMC technology. Using 2 M path GRO with different resolutions، coarse and fine resolutions، in Vernier structure enhances the effective resolution of the TDC. The designed M-path GRO TDC realized in 130nm CMOS-TSMC technology at circuit level. Simulation results show that the coarse، fine and effective resolutions of this TDC are 10PS، 8PS، 2PS respectively، and it has 8nS dynamic range. In addition، the DNL and INL of this TDC are 0.6LSB and 2LSB. The power consumption of designed TDC is 4.5mw with 1.2V power supply at 5 MSPS.