طراحي سلول SRAM هشت ترانزيستوري جديد زير ناحيه ي آستانه با توانايي نوشتن ديفرانسيلي و خواندن يكطرفه سازگار با ساختار جايگذاري بيت

8T SRAM Cell Design in Sub-Threshold Region with Differential Write Ability and Single Ended Read with Bit Interleaving Capability

در اين مقاله يك سلول SRAM هشت ترانزيستوري با عملكرد زير ناحيه ي آستانه ارائه مي‌شود كه در آن ضمن بهبود عمليات خواندن و نوشتن، مصرف توان كاهش چشمگيري دارد. سلول پيشنهادي عمليات نوشتن را به صورت ديفرانسيلي و عمليات خواندن را به صورت يكطرفه انجام مي‌دهد. در اين طراحي از تركيب مناسب تكنيك‌هايي استفاده شده كه نهايتا منجر به بهبود عملكرد سلول مي‌شود. اين روش‌ها عبارتند از تضعيف فيدبك وارونگرها در مد نوشتن، استفاده از ويژگي افزايش ولتاژ اعمالي به ترانزيستورهاي دسترسي، حذف يكي از ترانزيستورهاي راه‌انداز و جداسازي گره ذخيره از ترانزيستور دسترسي خواندن توسط بافر. شبيه‌سازيها در تكنولوژي 32 نانومتر PTM، نشان ميدهد كه سلول پيشنهادي، در تغذيه ي 0.3ولت، مصرف توان مد خواندن را نسبت به سلول 6 ترانزيستوري استاندارد، %93 مصرف توان مد نوشتن را، %80 بهبود مي‌بخشد. علاوه بر اين، سلول پيشنهادي، در مقايسه با سلول‌هاي مشابه ديگر كه قابل اجرا در ساختار جايگذاري بيت هستند، داراي مصرف توان كمتر و مد نوشتن قوي‌تري است. اين در حالي است كه سلول پيشنهادي در مد خواندن نيز از عملكرد مطلوبي برخوردار است.

In this paper, a 8T SRAM cell in sub-threshold region is presented which in addition to read and write operation improvements, reduces power consumption significantly. The proposed cell carries out write operation differentially and has a single ended read operation. In this design, using an appropriate combination of techniques, leads to improvements the cell performance. These methods include weakening feedback in the write mode, applying the boosted word line, eliminating one of the driver transistors and isolating storage node from access transistor by a buffer. The simulation results at 32 nm PTM technology and VDD 0.3 V show the proposed cell improves read and write power consumption 93%and 80%, respectively compared with 6T cell. Moreover, the proposed cell has lower power consumption and stronger write mode compared with other bit interleaving cells. Furthermore, the proposed cell has a desired performance in the read mode.