طراحي سلول SRAM نه ترانزيستوري پايدار كم توان با بهبود سرعت خواندن و نوشتن

Design of stable and low power 9T SRAM cell with improved read and write speed

امروزه با پيشرفت روز افزون تكنولوژي، نياز به مدارات و حافظه هاي پرسرعت با حفظ پايداري و مصرف توان كم افزايش يافته است. در اين مقاله، يك سلول SRAM نه ترانزيستوري پايدار و بهبود يافته براي كاربردهاي پر سرعت با مصرف كم توان نشتي پيشنهاد شده است. در اين طرح، از دو تكنيك تفكيك مسير خواندن و نوشتن و تكنيك " stack effect" به طور همزمان به منظور بهبود عملكرد خواندن و نوشتن استفاده شده است. نتايج شبيه سازي در تكنولوژي CMOS 32 نانومتري نشان مي دهد كه سلول پيشنهادي در رديف سلول هاي بسيار سريع قرار مي گيرد. اين در حالي است كه توان نشتي سلول پيشنهادي نسبت به سلول هاي سريع 16 تا 41 درصد كاهش يافته است. لازم به ذكر است كه پايداري سلول پيشنهادي در مد خواندن نسبت به سلول 6 ترانزيستوري پايه تقريبا دو برابر شده است.

Nowadays with the advancement of technology, the requirement for high speed circuits and memories with low leakage power consumption by keeping stability has been increased. In this paper, a stable 9T SRAM cell which is improved for high speed applications with low leakage power consumption has been suggested. In this scheme, two techniques including the isolation of read and write paths and the “stack effect” technique are used simultaneously to improve read and write performance. The results of simulations in 32 nm CMOS technology indicate that the proposed cell is in the category of high speed cells. Meanwhile, the leakage power of the proposed cell has been reduced 16% to 48% compared with high speed cells. It should be noted that the read stability of the proposed cell has nearly become two times greater than the conventional 6T SRAM cell.