تحليل و بررسي تأثير پارامترهاي طراحي فليپ‌فلاپ استاتيك بر مشخصه‌هاي زماني و توان مصرفي آن در تكنولوژي 16 نانومتر

Analysis and Evaluation of the Effect of Design Parameters on Timing Parameters and Power Consumption of Static Flip-Flop in 16 nm Technology Node

فليپ‌فلاپ يكي از عناصر مهم در طراحي مدارهاي ديجيتال است كه كارايي آن در سرعت و توان مصرفي سيستم بسيار تأثيرگذار مي‌باشد. در اين مقاله با انجام شبيه‌سازي‌هاي مناسب، پارامترهاي زماني فليپ‌فلاپ استاتيك به دست آمده و تأثير ابعاد ترانزيستورهاي مختلف بر اين پارامترها مورد بررسي قرار گرفته است. سپس با تغيير ولتاژ تغذيه و پارامترهاي فرايند ساخت، ميزان تأثير تغييرات اين عوامل بر كارايي فليپ‌فلاپ مورد ارزيابي قرار گرفته است. عرض ترانزيستورهاي مدار بر اساس دستيابي به حاصل‌ضرب انرژي- تأخير (EDP) و حاصل‌ضرب توان- تأخير (PDP) مطلوب در دو حالت به صورت مجزا تعيين شده‌اند. سپس تأثير تغييرات ولتاژ بر افزايش EDP و PDP در مقايسه با فليپ‌فلاپ پايه مورد بررسي و ارزيابي قرار گرفته است. فليپ‌فلاپ مورد بررسي در اين مقاله فليپ‌فلاپ استاتيك نوع D مي‌باشد. شبيه‌سازي‌ها با استفاده از نرم‌افزار HSPICE در تكنولوژي 16 نانومتر و در فركانس نامي GHz 1 انجام شده است.

Flip-flop is one of the important elements in the digital circuit’s design, which its performance affects the speed and power of the system. In this paper, appropriate simulations are used to obtain the timing parameters of the static flip-flop and investigate the effect of the width of different transistors on these parameters. Then, the effects of the supply voltage and manufacturing process parameters variation on the performance of the flip-flop are investigated. The widths of transistors are determined based on the desired energy-delay product (EDP) and power-delay product (PDP) for these two cases separately. Then, the effect of voltage variations on the increase of EDP and PDP are investigated compared to the base flip-flop. We used a static D-type flip-flop in our simulations. The simulations were performed using the HSPICE in 16 nm technology node at 1 GHz frequency.