قابليت اطمينان مدارهاي ديجيتال با استفاده از گراف‌هاي سيگنال گذر احتمالاتي

Reliability Evaluation of Digital Circuits Using Probabilistic Signal Flow Graphs

كوچك‌شدن ابعاد ترانزيستورها سبب افزايش قابليت‌هاي متعدد مدارهاي ديجيتال شده ولي آسيب‌پذيري آنها را در برابر خطاهاي گذرا بيشتر كرده‌است. بنابراين تعيين نقاط حساس مدارهاي ديجيتال در نقاط مختلف مدار از موارد ضروري در طراحي مدارهاي ديجيتال به‌ويژه در فناوري‌هاي جديد چند نانومتري مي‌باشد. از سوي ديگر افزايش تعداد گيت‌هاي مدارهاي ديجيتال و تنوع خطاهاي گذرا در آنها همراه با نحوه انتشار خطا در مدار، موجب مي‌شود تا برآورد آسيب‌پذيري در برابر خطاهاي گذرا بسيار پيچيده باشد. علاوه‌بر دقت محاسبات، موضوعاتي از قبيل مقياس‌پذيري روش، پيچيدگي محاسباتي، زمان محاسبه و حافظه مصرفي نيز بايد در نظر گرفته شوند. در اين مقاله، ابتدا مفهوم گراف‌هاي گذر سيگنال احتمالاتي معرفي مي‌شود و سپس روشي نوين براي تحليل آن‌ها پيشنهاد مي‌شود كه ضمن حفظ دقت، از سرعت محاسبه و مقياس‌پذيري بالايي برخوردار است. تحليل احتمالاتي مسيرهاي بازهمگرا1، استفاده از روش تكرار نقطه ثابت و به‌كارگيري ماتريس‌هاي تُنُك2 از ويژگي‌هاي خاص روش پيشنهادي مي‌باشد. با استفاده از روش پيشنهادي، قابليت اطمينان مدارهاي داراي فيدبك و مدارهاي ترتيبي نيز مورد ارزيابي قرار مي‌گيرد. در نتيجه شبيه‌سازي‌ها، پيچيدگي محاسباتي روش پيشنهادي براي تحليل مداري با N گره در هر دو حالت تركيبي و ترتيبي به‌ترتيب برابر (O(N0.85 و (O(N0.99 مي‌باشد.

Although reducing the size of transistors increased their capabilities considerably, but also resulted in more susceptibility to transient errors. Thus, detecting the sensitive nodes of digital circuits is essential for designing digital circuits at few nanometers. On the other hand, increasing the number of logic gates, transient error types and several error propagation mechanisms in digital circuits, results in considerable complexity in reliability evaluation. Thus, scalability, computational complexity, runtime, accuracy and memory consumption should be taken into account for such evaluation. In this paper, using the concept of the probabilistic signal flow graphs, a new approach is proposed to evaluate the reliability of digital circuits which demonstrates good accuracy, runtime and high level of scalability. Probabilistic evaluation of re-convergent paths, using fixed point theorem and using the sparsity of matrices are features of the proposed approach. Using the proposed approach, the reliability of circuits with feedback and sequential circuits is also evaluated. Simulation results show that the computational complexity of the proposed approach for a combinational and sequential circuit with N nodes is O(N0.85) and O(N0.99) respectively.