طراحي پردازنده مبتني بر FPGA براي الگوريتم‌هاي رمزنگاري سري SHA-2

الگوريتم‌هاي درهم‌ساز ايمن، نوعي از الگوريتم‌هاي رمزنگاري هستند كه اهميت آن‌ها در جامعه امروزي با بروز كاربردهايي مانند استفاده از ابزارهاي ديجيتالي شخصي در راستاي حفظ محرمانگي پررنگ‌ترشده‌اند. از طرفي با پيشرفت تكنولوژي، لزوم پياده‌سازي اين الگوريتم‌ها روي بسترهاي انعطاف‌پذير، مي‌تواند چالش‌برانگيز باشد. كاهش مساحت و افزايش سرعت اجراي عمليات، چالش‌هاي اساسي براي طراحي و پياده‌سازي اين دسته از الگوريتم‌ها هستند. در اين مقاله يك معماري جديد براي پردازنده مبتني بر FPGA براي الگوريتم‌هاي رمزنگاري سري SHA2 پيشنهادشده است. در پردازنده پيشنهادي استفاده از واحدهاي حافظه و مسير داده چندپورته و به دنبال آن عملكرد موازي پردازنده باعث كاهش بكارگيري منابع و افزايش سرعت پردازش داده‌ها شده است. معماري پردازنده براي الگوريتم‌هاي رمزنگاري SHA2 با زبان VHDL مدل‌سازي شده و پياده‌سازي آن روي بستر FPGA در سري‌هاي Virtex توسط نرم‌افزار ISE انجام‌شده است. نتايج پياده‌سازي نشان مي‌دهند كه پردازنده متراكم پيشنهادي در مقايسه با كارهاي پيشين با اهداف مشابه، توانسته با %25 افزايش فركانس كاري براي الگوريتم رمزنگاري SHA256 و اشغال %55 مساحت كمتر براي الگوريتم رمزنگاري SHA512 حد مطلوبي از توان عملياتي و كارايي را نيز حفظ نمايد. پردازنده پيشنهادي براي كاربردهايي مانند بسترهاي سيار مورد اعتماد (TMP)، واحد پول ديجيتال (Bitcoin) و مسيريابي ايمن در شبكه روي تراشه (NoC) مناسب است.