بررسي و شبيه‌سازي تأثير ميزان غلظت ناخالصي زيرلايه بر زمان تأخير كليدزني در ترانزيستورهاي اثر ميدان UTBB 22nm سيليكون روي عايق دولايه

Investigation and simulation of the effect of Substrate Doping on the Switching Delay of 22nm Double-Insulating UTBB SOI MOSFET

در اين مقاله ابتدا ساختار ترانزيستورهاي UTBB تمام تخليه سيليكون روي عايق دو لايه را بررسي مي‌كنيم. اهميت محاسبه زمان تأخير براي ترانزيستورهاي UTBB تمام تخليه سيليكون روي عايق در آنجا ديده مي‌شود كه علي‌رغم فوايد باياس مستقيم زيرلايه هميشه نمي‌توان به زيرلايه باياس مستقيم اعمال كرد و براي داشتن مصالحه بين سرعت و نشتي لازم است ابتدا زيرلايه در حالت بدون باياس باشد تا ميزان نشتي ثابت بماند سپس باياس مستقيم را براي داشتن حداكثر سرعت ترانزيستور اعمال كرد. سرعت كليدزني اين عمل بايد بسيار زياد باشد. زمان تأخير ترانزيستور در كليدزني ولتاژ زيرلايه متأثر از ميزان ناخالصي زيرلايه است و هر چه ميزان ناخالصي زير لايه افزايش يابد زمان تأخير كمتر خواهد بود. به‌نحوي‌كه براي غلظت زير لايه برابر1015 زمان تأخير 1 ميكروثانيه است و براي غلظت زيرلايه برابر 1018 اين زمان به 0.03 نانوثانيه كاهش مي‌يابد. درنتيجه غلظت زيرلايه بر زمان روشن شدن ترانزيستور اثر دارد و بايد به‌عنوان يك فاكتور مهم در طراحي مدار لحاظ گردد، چراكه وقتي ترانزيستور به حالت پايدار برسد، زمان تأخير مي‌تواند باعث ايجاد نويز و جيتر در سيگنال خروجي مدارات ديجيتال شود.

In this paper, for the first time, the effect of the substrate doping of 22nm double-insulating UTBB silicon-on-insulator device on the switching performance and turn-on delay of the transistor is investigated. In UTBB devices, the substrate voltage is varied from positive to zero then negative voltages to trade-off transistor speed against the leakage current. Various circuit design procedures are followed to accomplish dynamic frequency-voltage scaling (DVFS). The switching delay from positive to negative substrate voltages are often considered negligible in comparison with typical 1 mS delay of the switching circuit itself. We show that the transistor switching delay is completely comparable with that of the switching circuit at the substrate doping of 1015 cm-3. Indeed, at this doping, the transistor delay is 1 mS and as the substrate doping increases to 1018 cm-3, the delay reduces to 0.03 nS. Therefore, the substrate doping directly influences the switching delay and output voltage settling time of the transistor and if ignored, will result in increased noise and degraded jitter performance.