عنوان مقاله :
طراحي تقويت كننده ترارسانايي چهار طبقه CMOS با مساحت تراشه پايين
عنوان به زبان ديگر :
Design of Four-Stage OTA CMOS with Low Area
پديد آورندگان :
بابازاده داريان، بهنام دانشگاه آزاد اسلامي واحد گرمسار، گرمسار، ايران , خالصي، حسن دانشگاه آزاد اسلامي واحد گرمسار - گروه برق، گرمسار، ايران , قدس، وحيد دانشگاه آزاد اسلامي واحد سمنان - گروه برق، ايران , ايزدبخش، عليرضا دانشگاه آزاد اسلامي واحد گرمسار - گروه برق، گرمسار، ايران
كليدواژه :
خازن مبتني بر ترانزيستور , كاهش سطح تراشه , تقويت كننده چند طبقه , جبران سازي فركانسي , تكنولوژي CMOS , خازن مبتني بر ترانزيستور
چكيده فارسي :
تقويت كننده هاي عملياتي، يكي از پركاربردترين بلوك هاي پايه اي در سيستم هاي آنالوگ و مختلط هستند. در اين مقاله، تقويت كننده عملياتي ترارسانايي چهار طبقه با سطح اشغال تراشه پايين پيشنهاد شده است. در اين ساختار، از يك بلوك تمام تفاضلي همزمان به عنوان طبقه چهارم و شبكه جبران سازي استفاده شده است. جبران سازي تقويت كننده ارايه شده تنها با يك MOSCAP صورت گرفته كه ضمن كاهش سطح اشغال تراشه، به سبب كاهش تعداد و مقادير خازن جبران ساز، پهناي باند بهره و ضرايب شايستگي بهبود يافته است. سادگي و استحكام طرح امكان پياده سازي در يك تراشه با ابعاد m μ 210x250 را فراهم نموده است. تقويت كننده چهار طبقه پيشنهادي در تكنولوژي CMOS-mμ0.18 طراحي شده است. مزيت طرح، ارايه ساختاري است قابل پياده سازي و مقاوم در برابر تغييرات پارامترهاي مدار ناشي از پياده سازي روي تراشه مي باشد. بهره تقويت-كننده پيشنهادي 120dB و توان مصرفي 545µW و آهنگ چرخش V/µS 2.12، پهناي باند بهره 16.4MHz و حاشيه فاز 88 درجه مي باشد
چكيده لاتين :
Operational amplifiers are one of the most widely used basic blocks in analog and mixed systems. In this paper, a four-stage transduction operational amplifier with low die occupancy is proposed. In this structure, an all-differential block is used as the fourth stage and the compensation network. The proposed amplifier compensation is done with a single and small MOSCAP. This has improved the GBW and FOM because of reducing the number and amount of the compensating capacitor while reducing the die occupancy. The simplicity and robustness of the proposed design make it possible to implement in a chip with dimensions of 210x250 μm. The proposed four-stage amplifier is simulated using standard TSMC 0.18µ CMOS technology. The advantage of the design is the presentation of a structure that can be implemented and is robust to changes in circuit parameters in implementation. According to simulation, DC gain, power consumption, slew rate, GBW, and PM are obtained 120dB, 545µW, 2.12 V/µS, 16.4 MHz, and 88⁰, respectively.
عنوان نشريه :
مهندسي برق و الكترونيك ايران