عنوان مقاله :
طراحي مقايسه گر با آفست پايين در مبدل آنالوگ به ديجيتال سيكليك دوازده بيتي
عنوان به زبان ديگر :
Low offset comparator design in analog to digital 12-bit cyclic converter
پديد آورندگان :
ابراهيمي، اصغر دانشگاه آزاد اسلامي , شيرالي، مينا دانشگاه آزاد اسلامي واحد بوشهر - گروه برق الكترونيك، بوشهر، ايران
كليدواژه :
مبدل آنالوگ به ديجيتال , حساسيت نوري , SFDR
چكيده فارسي :
در اين مقاله يك مبدل آنالوگ به ديجيتال ستوني موازي با سرعت بالا و با رزوليشن 12 بيت داراي اندازه كوچك در دو طرف سنسور تصوير پيشنهاد شده است. همچنين در اين مقاله يك مقايسه كننده با افست پايين پيشنهاد شده است. روشي براي تسريع سرعت تبديل با استفاده از همزمان كردن متغيرها (كلاك متغير) و خازنهاي نمونه برداري توسعه داده شده است. تقويت كننده بار پيكسلي به حساسيت نوري V/1xs 19/9 دست مي يابد. اندازه كامل سيگنال در خروجي پيكسل 1/8V در منبع تغذيه V-3/3 است و ميزان نويز 1.8اندازه گيري شده است و دامنه پوياي سگنال حاصل شده 60db است. در نهايت اين مدار با نرم افزار HSPICE شبيه سازي شد و نتايج قابل قبولي بدست آمده است. اين مدار با ولتاژ 3.3V نياز دارد و در تكنولوژي 0.35um مي باشد. توان مصرفي 11mW و SFDR معادل 66dB و THDمعادل 2- و SNDR معادل 40dB است.
چكيده لاتين :
In this article, a high-speed analog-to-digital column-parallel converter with a small 12-bit resolution on both sides of the image sensor is proposed. This article also proposes a comparator with low offset. A method for accelerating the conversion speed using synchronization of variables (variable clock) and sampling capacitors have been developed. The pixel load amplifier achieves a light sensitivity of 9.19 V/lxs. The full signal size at the pixel output is 1/8V at the 3/3V power supply and the noise level is 1.8 and the dynamic signal amplitude is 60db. Finally, this circuit was simulated with HSPICE software and acceptable results were obtained. This circuit requires a voltage of 3.3V and is 0.35um in technology. Power consumption is 11 mW and SFDR is equivalent to 66dB, THD is equivalent to -2 and SNDR is equivalent to 40dB.
عنوان نشريه :
مهندسي مخابرات جنوب
