شماره ركورد :
1274055
عنوان مقاله :
بهينه كردن خطينگي واثر هارمونيك سوم در تقويت كننده هاي با گستره بسامدي پهن در تكنولوزي 130نانومترCMOS با استفاده از اثربدنه
عنوان به زبان ديگر :
Optimize the linearity of the third harmonic effect In broadband amplifiers in 130nm CMOS technology using bandwidth
پديد آورندگان :
ملاكي، رويا دانشگاه آزاد اسلامي واحد بوشهر , رياضي، محمد علي دانشگاه آزاد اسلامي واحد بوشهر - گروه برق , چراغي شيرازي، نجمه دانشگاه آزاد اسلامي واحد بوشهر - گروه برق
تعداد صفحه :
8
از صفحه :
15
از صفحه (ادامه) :
0
تا صفحه :
22
تا صفحه(ادامه) :
0
كليدواژه :
تقويت كننده كم نويز , فراپهن باند , اثربدنه , IIP3 , CMOS
چكيده فارسي :
در اين مقاله يك تقويت كننده ي كم نويز فرا پهن باند(تقويت كننده كم نويز اولين بلوك در يك گيرنده مخابراتي پس از آنتن مي باشد و نقش آن تقويت سيگنال ضعيف دريافتي توسط آنتن با افزودن حداقل نويز به آن و در نتيجه كاهش حداقلي نسبت سيگنال به نويز (SNR) است ) با استفاده از تكنيك جديد به منظور بهينه كردن خطينگي و اثر هارمونيك مرتبه سوم ارائه شده است. تكنيك حذف اعوجاج مرتبه سوم با استفاده از اثر بدنه ترانزيستور در يك تقويت كننده ي ديفرانسيلي گيت مشترك، انجام شده است و اين در حالي است كه تقويت كننده بررسي شده نسبت به كار گذشته علاوه بر بهبود IIP3 توان مصرفي را بهبود داده است. براي شبيه سازي از ابزار Cadence IC Design و از تكنولوژي130 نانومتر استفاده شده است. شبيه سازي ها نشان مي دهند كه مدار به مقدار مينيمم عدد نويز3/68dBو بهره 19/54dBرسيده است. همچنين مقدار توان مصرفي9 ميلي وات بدست آمده است و اين در حالي است كه مدار از يك تغذيه 2/1 ولتي بهره مي برد. همچنينIIP3 در فركانس 6GHzو فاصله ي دو تن 20MHz، 9/1dBmبدست آمده است.و همچنن مقدار پارامتر شايستگي113/6مي باشد.
چكيده لاتين :
This paper presents a broadband low noise amplifier (Low Noise Amplifier is the first block in a post-antenna telecommunication receiver and its role is to amplify the weak signal received by the antenna by adding minimum noise to it, thereby minimizing signal-to-noise ratio (SNR).)using a new technique to optimize the linearity and third order harmonic effect. The third order distortion elimination technique was performed using the transistor body effect in a common gate differential amplifier, while the amplifier investigated compared to previous work improved the power consumption in addition to IIP3. Cadence IC Design tools and 130 nm technology were used for the simulation. Simulations show that the circuit has reached a minimum noise value of 68.3 dB and a gain of 19.15 dB. It also has a power consumption of 9 mW, while the circuit uses a 1.2V power supply. IIP3 is also achieved at 6GHz at 20MHz, with a frequency of 1.9 dBm.
سال انتشار :
1400
عنوان نشريه :
مهندسي مخابرات جنوب
فايل PDF :
8606333
لينک به اين مدرک :
بازگشت