عملكرد خطينگي بهبود يافته با تغييرات ولتاژ حالت مشترك كم براي مبدل آنالوگ به ديجيتال تقريب متوالي غيردودويي با روش سوييچ‌زني يكنوا

Improved of Linearity Performance With low Common-mode Voltage Variations for Non-binary Successive Approximation ADC With a Monotonic Switching method

در اين مقاله، يك مبدل آنالوگ به ديجيتال تقريب متوالي تمام تفاضلي با استفاده از الگوريتم جستجوي غير دودويي تعميم يافته با دقت 10 بيت و 11 گام مقايسه و نرخ نمونه‌برداري 4.17MS/s ارائه شده است، كه اين مبدل را براي كاربردهاي توان پايين مناسب مي‌سازد چرا كه اين الگوريتم جستجو ديگر نيازي به كاليبراسيون ندارد. در الگورتيم جستجوي غير دودويي همپوشاني‌هايي بين محدوده‌هاي جستجو وجود دارد كه اين امكان را فراهم مي‌سازد كه خطاهاي تصميم‌گيري بصورت ديجيتالي اصلاح گردد. در اين كار به منظور بهبود رفتار خطي ساختار پيشنهادي، يك زير مبدل ديجيتال به آنالوگ آرايه خازني با وزن غيردودويي پياده‌سازي شده است و نيز با انتخاب مناسب خازن‌هاي غيردودويي آرايه‌ي خازني سبب افزايش فركانس نمونه برداري نسبت به مبدل تقريب متوالي متعارف شده‌ايم. ساختار پيشنهادي بر اساس منطق سوييچ‌زني يكنوا عمل مي‌نمايد. اين روش سوييچ‌زني، توان مصرفي DAC را به نسبت روش سوييچ زني متعارف تا حد قابل توجهي كاهش مي‌دهد. ساختار پيشنهادي در فن آوري 180nmCMOS طراحي شده است و نتايج شبيه سازي نشان مي‌دهد كه به ازاي ولتاژ تغذيه‌ي1.8V نسبت سيگنال به نويز و اعوجاج (SNDR) 61.35 dB و توان مصرفي 78.14µW و رقم شايستگي (fj/Conver.step) 19.57 بدست مي‌آيد.

In this paper, a fully differential successive approximation A/D converter is presented using the extended non-binary search algorithm with an accuracy of 10-bits, 11 comparison steps, and the sampling rate of 4.17MS/s which is suitable for low-power applications because it does not require to be calibration. In the non-binary search algorithm, there are overlaps between the search rang, that allow comparison decision errors to be digitally corrected. To improve the linear behavior of the proposed structure, a capacitive array D/A converter with non-binary weight is implemented, and the sampling frequency is increased compared to the conventional successive approximation converter through proper selection of non-binary capacitances of the capacitive array. The proposed structure operates based on monotonic switching logic. This switching method reduces the power consumption of DAC compared to conventional switching. The proposed structure is designed using 180nm CMOS technology and the simulation results show that for a supply voltage of 1.8V, signal to noise and distortion ratio (SNDR) is 61.35dB, power consumption is 78.14µW, and figure of merit is 19.57(fj/Conv.step).