ارايه ي روشي براي دست يابي به مدولاتورهاي دلتا سيگماي مرتبه ي بالا با كوانتايزرهاي دقت بالا

A New Approach for the Design of a High-Order Delta-Sigma Modulator with High-Resolution Quantizer

در اين مقاله، يك مدولاتوردلتا-سيگما با مرتبه ي چهار طراحي و شبيه سازي شده است. اين مدولاتور از كوانتايزر چند بيتي استفاده مي كند بدون آن كه به مدارهاي خطي ساز نياز داشته باشد. مدولاتور طراحي شده از دو مدولاتور مرتبه ي 2 تك بيتي در طبقات اول و دوم و يك مبدل آنالوگ به ديجيتال پايپ لاين 8 بيتي در طبقه ي سوم تشكيل شده است. همچنين به منظور كاهش توان مصرفي طبقه ي آخر، فركانس نمونه برداري اين طبقه كاهش داده شده است. نحوه ي پياده سازي روش كاهش نرخ نمونه برداري بر روي مدولاتور ارايه شده به گونه اي انجام شده است كه منجر به حذف تعداي از فيلترهاي ديجيتال شده و صرفه جويي در مقدار توان مصرفي بخش ديجيتال را رقم مي زند. ساختار ارايه شده به صورت رفتاري با استفاده از نرم افزارMATLAB/SIMULINK شبيه-سازي شده است. در نهايت به منظور ارزيابي دقيق تر و مقايسه با ساختارهاي ديگر، تخميني از توان مصرفي در فركانس 40 مگاهرتز ارايه شده است.

In this paper, a fourth-order delta-sigma modulator is designed and simulated. The presented architecture offers the possibility of implementation of a high-order delta-sigma modulator with multi-bit quantizer without suffering from DAC nonlinearity or instability problems. The proposed modulator consists of two single-bit second-order delta-sigma modulators at the first and second stages and an 8-bit pipeline ADC at the last stage. Besides, a reduced sample rate structure is implemented for the proposed modulator, which eliminates a few digital filters, and reduces power dissipation.To prove the idea, both the 2-2-0 MASH delta-sigma-pipeline modulator and its reduced sample rate counterpart are simulated using MATLAB/SIMULINK. Finally, power estimation for the proposed ADC at the sampling frequency of 40MHz is presented.