پياده سازي سخت افزاري ديكودركدهاي LDPC براي استاندارد وايمكس

Hardware Implementation of a LDPC decoder for WiMAX Standard

هدف از اين مقاله پياده سازي يك دكودر LDPC براي استاندار وايمكس مي باشد. ماتريس پريتي چك براي اين استاندارد به طول 2304 و نرخ 6/5، با girth بزرگ و به كمك ماتريس مدل طراحي شده است. براي پياده سازي بهينه، ماتريس H به صورت QC-LDPC در نظرگرفته شده است. از روش OMS به عنوان بهينه ترين الگوريتم دكودينگ براي اين پياده سازي استفاده كرده و بهترين مقدار براي اين الگوريتم محاسبه شده است. همچنين روشي براي حل مشكل دسترسي به حافظه در پياده سازي نيمه موازي ارايه شده كه بر اساس آن و با استفاده از روش هم پوشاني پيام سرعت دكودر افزايش يافته است. براي بررسي تاثير پارامتر هاي مختلف در عملكرد دكودر LDPC، پياده سازي دكودر به صورت توصيف سخت افزاري به زبان verilog، روي بستر سخت افزاريFPGA انجام وتست گرديد و در نهايت سنتز آن بر روي تكنولوژي CMOS-TSMC 0.13 با استفاده از نرم افزار Synopsis Design Complier انجام شد.

In this paper, hardware implementation of an LDPC decoder for WiMAX Standard has been presented. The parity-check matrix (H) for the codes of this standard with length of 2304 and rate of 5/6 with long girth has been designed through the encoder model matrix. For efficient implementation, the matrix H has been considered as QC-LDPC structure. The Offset-Min-Sum (OMS) algorithm as an optimum decoding algorithm is used for implementation with its calculated B parameter. Also for solving the memory multi-access problem in semi-parallel implementation, a new method has been proposed that based on it and using the message overlapping methods, the decoder speed has been improved. The decoder is initially implemented on a FPGA chipset through Verilog hardware description language and finally it is synthesized with 0.13uCMOS TSMC process through the Synopsis-Design-Complier package.