شماره ركورد :
720289
عنوان مقاله :
پياده سازي مدل نوروني ايژيكويچ با استفاده از انتگراتورهاي لگاريتمي
عنوان فرعي :
Log-Domain based implementation of Izhikevich neuron model
پديد آورندگان :
آقاباقري، علي نويسنده دانشگاه شاهد , , ساجدي، حامد نويسنده دانشگاه شاهد , , غزنوي قوشچي، محمد باقر نويسنده دانشگاه شاهد ,
اطلاعات موجودي :
فصلنامه سال 1393 شماره 16
رتبه نشريه :
علمي پژوهشي
تعداد صفحه :
6
از صفحه :
35
تا صفحه :
40
كليدواژه :
Log-Domain Integrator , Low-area , low-power , Izhikevich model , Silicon Neuron
چكيده فارسي :
تاكنون مدل هاي نوروني گوناگوني براي بازتوليد ديناميك هاي غيرخطي بيولوژيكي ارايه شده است، كه مدل ايژيكويچ يكي از بهترين آنها از لحاظ پيچيدگي و صحت مي باشد. نورون سيليكوني يك مدار مبتني بر ترانزيستور فشرده است كه مي تواند مدل هاي نوروني را پياده سازي نمايد. در اين مقاله ما يك مدار بسيار كم توان و ابعاد پايين براي مدل ايژيكويچ را بر پايه ي انتگراتورهاي لگاريتمي ارايه كرده ايم. در مدار ارايه شده، با استفاده از كاهش خازن و جريان هاي باياس، مساحت و توان استاتيك به ميزان قابل ملاحظه اي كاهش يافته است. بعلاوه، با كاهش سويينگ ولتاژي مدار مقايسه كننده، توان ديناميك پاييني بدست آمده است. همچنين، يك راهكار عملي براي قسمت تشخيص پيك جريان با استفاده از يك ترانزيستور ايجادكننده ي مقاومتي بزرگ معرفي شده است. شبيه سازي اين مدار با استفاده از تكنولوژي 180nm است. مطابق با نتايج بدست آمده، توان و مساحت، بترتيب، از 1.65nw و 1100?m2 به 650pW و 180?m2 بهبود يافته است و 12 الگو از نورون هاي كورتيكال نيز تنها با 3 پارامتر تنظيم بازتوليد شده است.
چكيده لاتين :
Various models are presented for reproducing nonlinear biological neural dynamics, which the Izhikevich model is one of the best of them in complexity and accuracy. silicon neuron is a compact transistor-based circuit for implementing neural models. In this paper, we present a compact ultra low-power low-area silicon neuron of the Izhikevich model based on log-domain integrators. In the proposed circuit, area and static power are decreased by reducing the value of capacitors and bias currents. Moreover, we have a ultra low dynamic power consumption by reducing voltage swing of the comparator. Also, In the peak current detector a practical huge resistance current source is used. The simulations performed in standard CMOS 180nm technology. According to our experiments, the power and area are enhanced from 1.65nW and 1100?m2 to 650pW and 180?m2, respectively. Our design at present reproduces 12 of cortical patterns with only 3 tuning parameters.
سال انتشار :
1393
عنوان نشريه :
صنايع الكترونيك
عنوان نشريه :
صنايع الكترونيك
اطلاعات موجودي :
فصلنامه با شماره پیاپی 16 سال 1393
كلمات كليدي :
#تست#آزمون###امتحان
لينک به اين مدرک :
بازگشت