طراحي رمزنگار AES با قابليت تحمل‌پذيري خطا در بستر FPGA

Design of a Fault Tolerance FPGA-Based AES Encryption Engine

الگوريتم رمزنگاري AES يا رايندال يكي از متداول‌ترين الگوريتم‌هاي رمزنگاري استاندارد است. از مشكلات الگوريتم رايندال، متفاوت بودن الگوريتم‌هاي رمزگذاري و رمزگشايي و نحوه پياده‌سازي آن بر روي FPGA است، از طرفي به علّت حساسيت عمليات رمزنگاري و رمزگشايي، نياز به خروجي‌هاي عاري از خطا و بدون تاخير (يعني افزايش قابليت اطمينان و قابليت دسترسي) داريم. در اين مقاله، ابتدا به بررسي مختصر الگوريتم رايندال پرداخته و سپس روش افزونگي استفاده شده جهت افزايش قابليت اطمينان سيستم، مورد بررسي قرار خواهد گرفت؛ آنگاه روش‌هاي متفاوت پياده‌سازي و مزاياي پياده‌سازي سخت‌افزاري را بررسي خواهيم كرد، سپس مدلي براي پياده سازي اين الگوريتم (شامل قسمت‌هاي رمزگذار و رمزگشا) برروي FPGA ارايه خواهد شد كه از نظر حجم سخت‌افزار مصرفي و نرخ گذردهي كارآمد است. براي دسترسي به اهداف بالا، پياده‌سازي الگوريتم به صورت خط لوله برروي FPGA انجام گرفته است. نتايج تحليل رمزكننده و رمزگشاي پيشنهادي گوياي صحت عملكرد و كارايي مناسب اين روش است. لازم به ذكر است اين مدل در عين سادگي موجب افزايش قابليت اطمينان، قابليت دسترسي، كارايي، سرعت و امنيت داده‌ها مي‌شود.

AES encryption algorithm (Rijndael) is one of the most common standard encryption algorithms. However, the major problem is the difference between encryption and decryption algorithms, and how to implement the algorithm on FPGAs. However, due to the sensitivity of the encryption and decryption operations, error-free output without delay is required which means the increased reliability and availability. In this paper, a brief review on Rayndal algorithm and the used redundancy technique will be discussed. Then, different implementation techniques are presented and the benefits of hardware implementation is discussed. Moreover, a new model for implementation the algorithm on the FPGA (including the encryption and decryption) is provided. This model is efficient in area and throughput. By pipelining, we achieve these goals and results. The synthesis results of the proposed encoding and decoding show good performance and efficiency validity of the proposed approach. Finally, as simulation results justify, the proposed model enhances the reliability, availability, performance, speed and data security.