تحليل و طراحي يك اسيلاتور بسيار كم نويز در تكنولوژي CMOS

Analysis and Design of a Very Low Noise Oscillator in CMOS Technology

در اين مقاله،‏ ساختار يك VCO بسيار كم نويز معرفي ‌شده است كه نويز فاز آن از كمترين نويز فاز قابل حصول در ساختار VCO هاي موجود كمتر است. در مدار پيشنهادي از يك مدار تشديد مرتبه چهار استفاده شده است،‏ همچنين شكل موج جريان تزريقي به اين مدار به صورت كلاس C است كه بهترين بهره تبديل DC به RF را به دست مي‌دهد. نويز فاز اسيلاتور پيشنهادي به صورت تحليلي بررسي شده كه نتيجه آن فرمول‌هاي بسته‌اي است كه ميزان بهبود نويز فاز در ساختار مطروحه را نسبت به ساختار متداول،‏ براي مقادير مختلف عناصر مدار تشديد،‏ نشان مي دهد. براي مثال مقدار اين بهبود در ناحيه جريان-محدود در مقايسه با ساختار متداول و براي عناصر مشابه مدار تشديد،‏ dB ? است. به منظور تاييد صحت فرمول‌هاي استخراج شده،‏ نويز فاز حاصل از روابط با نتايج شبيه سازي مقايسه شده است كه اين نتايج تطابق عالي دارند.

In this paper, a very low phase noise oscillator is proposed. Phase noise of the proposed VCO is lower than the lowest attainable phase noise of the conventional topologies. In the proposed circuit a fourth-order tank is employed, also the the current waveform injected the tank is class-C which provide the best DC to RF efficiency. Phase noise of the proposed oscillator has been theoretically investigated and closed-form formulae have been derived that shows the amount of phase noise improvement achieved by using the proposed circuit for different tank elements. 6 dB phase noise improvement in current-limited regime is achieved by using the proposed technique with same tank elements in comparison with the conventional topologies. In order to verify the derived formulae, the results of the calculations have been compared against simulation results. Their match are excellent.