طراحي جمع‌كننده‌هاي BCD تحمل‌ پذير اشكال در منطق برگشت پذير

Design of Fault-Tolerant BCD Adders in Reversible Logic

در سالهاي اخير مدارهاي برگشت‌پذير به خاطر كاربرد در محاسبات كوانتومي مورد توجه زيادي قرار گرفته‌اند. اين مدارها به علت داشتن توان مصرفي بسيار ناچيز،‏ علاوه بر كاربرد در محاسبات كوانتومي،‏ مي‌توانند در بهينهسازي توان مصرفي مدارهاي CMOS توان پايين هم استفاده شوند. از طرف ديگر،‏ با توجه به آسيب‌پذيري روزافزون مدارها در برابر عوامل محيطي،‏ ويژگي تحمل‌پذيري اشكال يكي از نيازهاي حياتي مدارهاي جديد محسوب مي‌شود. در اين مقاله،‏ با توجه به اين كه جمع‌كننده‌ها جز اساسي انواع پردازش و محاسبات محسوب مي‌شوند،‏ يك گيت جديد براي طراحي تمام‌جمع‌كننده تحمل‌پذير اشكال كه نگهدارنده پريتي است و سپس دو ساختار جديد براي جمع‌كننده‌هاي BCD در منطق برگشت‌پذير،‏ با قابليت تحمل‌پذيري اشكال ارايه مي‌شود. مقايسه ساختارهاي پيشنهادي با گيت‌ها و جمع‌كننده‌هاي متناظر موجود نشان مي‌دهد كه اين مدارها از لحاظ تعداد گيت‌هاي مصرفي،‏ پيچيدگي محاسباتي،‏ تاخير و هزينه كوانتومي بهترين بوده يا در وضعي مطلوب قرار دارند.

In recent years, reversible circuits have drawn high attention due to their usability in power consumption optimization of low power CMOS circuits in addition to quantum computing. On the other hand, fault and error tolerance has been one of the vital characteristics of new circuits because of the increasing susceptibility of these circuits against environmental effects. As adder circuits are the main parts of processing and arithmetic circuits, in this paper, we first propose a new gate to design a parity-preserving full adder, and then, introduce two new fault-tolerant reversible BCD adders. Based on performed comparisons between the proposed structures and the existing gates and adders, the new full adder and BCD adders are the best or favorable designs according to the number of required gates, hardware complexity, delay and quantum cost.