مدل عملكردي تحليلي FPGA براي پردازش با قابليت پيكربندي مجدد

Analytical Performance Model for FPGA-based Reconfigurable Computing

بهينه سازي ساختاري FPGA به عنوان يكي از چالش هاي مهم در زمينه طراحي ديجيتال مطرح است. در سال هاي اخير، روش هاي تجربي و آزمايش محور جاي خود را به روش هاي تحليلي براي يافتن ساختارهاي بهينه داده اند. روش هاي آزمايش محور بر مبناي استفاده از ابزارهاي كامپيوتري (CAD) براي ارزيابي ساختارها به لحاظ مساحت اشغالي، سرعت و توان مصرفي استواراند. به علت زمان بر بودن اين فرآيند، استفاده از روش هاي تحليلي مبتني بر مدل سازي ساختار توسط معادلات ساده ي جبري، مورد توجه قرار گرفته است. اگرچه اين فرآيند به مراتب ساده تر و سريع تر است، اما يك مدل تحليلي كامل كه بتواند همزمان توان مصرفي، مساحت اشغالي و سرعت را ارزيابي نمايد تا به حال ارايه نشده است. ذكر اين نكته ضروري است كه كارهاي گذشته از روش هاي تحليلي براي بهينه سازي ساختارهاي FPGA كاربرد عام استفاده كرده اند، در حالي كه استفاده از روش هاي تحليلي براي بهينه سازي ساختارهايي با كاربرد خاص موضوع جذابي در زمينه پردازش قابل پيكر بندي مجدد مي باشد. به اين ترتيب طراحان مي توانند ساختارهايي بهينه براي دسته اي از كاربردها را جستجو كرده و مصرف كنندگان مي توانند ساختار بهينه مورد نياز براي كاربرد خاص خود را از ميان قطعات متنوع موجود در بازار بيابند. در اين مقاله يك مدل توان مصرفي شامل توان پويا و توان ايستا براي ساختار FPGA ارايه شده است. سپس اين مدل با مدل هاي موجود مساحت و سرعت ادغام شده تا يك مدل عملكردي كامل را تشكيل دهند. اين مدل در قالب برنامه سازي هندسي ارايه شده است. به اين ترتيب، طراحان قادر خواهند بود تا در كوتاه ترين زمان ساختارهاي مختلف را ارزيابي كرده و بهترين آنها را از نظر توان مصرفي پويا و ايستا همراه با مساحت و تاخير انتخاب كنند. پس از تكميل مدل عملكردي كامل FPGA، اين مدل براي بهينه سازي ساختارهايي با چند كاربرد توسعه داده شده و سپس ساختار بهينه براي دو مدار خاص مورد بحث قرار گرفت.

Optimizing FPGA architectures is one of the key challenges in digital design flow. Traditionally, FPGA designers make use of CAD tools for evaluating architectures in terms of the area, delay and power. Recently, analytical methods have been proposed to optimize the architectures faster and easier. A complete analytical power, area and delay model have received little attention to date. In addition, previous works use analytical methods to optimize general-purpose FPGA architectures. Using analytical models for optimizing application-specific FPGA architectures are interesting subjects in the reconfigurable computing field. In this way, designers can investigate the optimized architecture for a set of application circuits and the consumers can find their best architecture among a variety of devices which is optimal for their specific work. In this paper, we complete an analytical FPGA performance model by presenting an analytical model to estimate the dynamic and leakage power and by integrating it into the Geometric Programming framework where the area and performance models exist. This way, we are able to rapidly analyze various FPGA architectures and select the best one in terms of power consumption as well as area and delay. In the next step, we extend the model for optimizing FPGA architectures for a set of applications. A case of the best architecture for two specific circuits has been investigated in this paper.