شماره ركورد :
965401
عنوان مقاله :
آناليز و گسترش مدل فشرده زمان تأخير انتشار گيت‌هاي NAND فناوري CMOS نانومتري در مقابل تغييرات آماري فرآيند ساخت
عنوان به زبان ديگر :
Analysis and Expansion of a Compact Model of Propagation Delay Time for Nano-CMOS NAND Gates in Response to Statistical Variability of Fabrication
پديد آورندگان :
جوي پا، حامد دانشگاه كاشان - دانشكده مهندسي برق و كامپيوتر , ديدبان، داريوش دانشگاه كاشان - دانشكده مهندسي برق و كامپيوتر
تعداد صفحه :
8
از صفحه :
285
تا صفحه :
292
كليدواژه :
مدل اتميستيك , گيت NAND , ضريب همبستگي , زمان تأخير انتشار , تغييرات آماري
چكيده فارسي :
با كوچك‌شدن ابعاد ترانزيستور در مقياس نانومتري، پارامترهاي الكتريكي ترانزيستور دچار تغييرات آماري يا تصادفي مي‌شوند و از طرفي تخمين دقيق تغييرات اين پارامترها توسط شبيه‌سازهاي اتميستيك بسيار وقت‌گير و هزينه‌بر است. در اين مقاله براي اولين بار از مدل‌هاي تحليلي جهت بررسي تأثير تغييرات آماري فرايند ساخت بر پارامتر تأخير انتشار يك گيت NAND در فناوري 35 نانومتري CMOS استفاده شده است. به عبارت ديگر با انتخاب دسته مناسبي از پارامترهاي مدل تحليلي، اثر تغييرات آماري بر روي زمان تأخير انتشار، مورد مدل‌سازي و گسترش قرار گرفته است. همچنين مدل تحليلي مورد استفاده در برابر تغييرات آماري فرايند ساخت صحت‌سنجي شده و با شبيه‌سازي‌هاي دقيق اتميستيك مقايسه گرديده است. اگرچه مقادير ميانگين تأخير انتشار در اثر انتخاب دسته پارامترهاي آماري مختلف، حداكثر خطاي 7/8% را در مقايسه با شبيه‌سازي‌هاي دقيق اتميستيك ايجاد مي‌نمايد اما با اعمال رهيافت پيشنهادي مي‌توان تا دقت 4/3%، انحراف معيار زمان تأخير انتشار را در مقايسه با مدل اتميستيك پيش‌بيني كرد. همچنين با بازتوليد نرمال پارامترها، خطاي انحراف معيار به 9/9% مي‌رسد كه در نهايت با پيشنهاد الگوريتم بازتوليد نرمال پارامترها با لحاظ ضريب همبستگي، خطاي انحراف معيار به 6/1% كاهش مي‌يابد.
چكيده لاتين :
With shrinking transistor dimensions into nano meter scale, electrical parameters of transistors become more sensitive against statistical or random variations. Moreover, accurate estimation of these variations using “atomistic simulators” is time consuming and not a cost effective approach. In this paper for the first time, analytical models have been used to study the impacts of statistical variability of fabrication process on propagation delay time in a 35 nm CMOS NAND gate. With selecting appropriate set from analytical model’s parameters, the impact of statistical variability on the propagation delay time have been modeled and extended. Moreover, target analytical model has been benchmarked against statistical variability of fabrication process. The results obtained from extension of this model have been compared with the accurate atomistic simulations. It is observed that by applying different sets of parameters the maximum error of propagation delay time reaches to 8.7% against accurate atomistic simulations but by applying our proposed approach, Standard Deviation (SD) error of propagation delay is estimated to 2.4%. Also the SD error of propagation delay reaches to 9.9% when normal regenerated parameters have been used. Eventually using proposed algorithm which encompasses regenerated Gaussian parameters while taking the correlation factor into account, the SD error decreases to 1.6%.
سال انتشار :
1396
عنوان نشريه :
مهندسي برق و مهندسي كامپيوتر ايران
فايل PDF :
3639865
عنوان نشريه :
مهندسي برق و مهندسي كامپيوتر ايران
لينک به اين مدرک :
بازگشت