الگوريتم مسيريابي كارا براي شبكه روي تراشه سه بعدي با كانال هاي عمودي نيمه كامل

An Efficient Routing Algorithm for Three-Dimensional Networks On-Chip with Partially Vertical Links

تراشه هاي سه بعدي از قرارگرفتن لايه هاي سيليكون به صورت پشته ساخته مي شوند و ارتباط بين اين لايه ها توسط كانال هاي درون سيليكون برقرار مي شود. هزينه ساخت اين تراشه ها تابعي از تعداد كانال هاي عمودي است و ساخت آنها با تعداد كامل كانال ها از لحاظ هزينه و پيچيدگي ساخت، مقرون به صرفه نيست. ناكامل بودن كانال هاي درون سيليكون، مساله مسيريابي اطلاعات را در شبكه هاي روي تراشه سه بعدي، پيچيده تر از شبكه هاي دوبعدي كرده است. در اين مقاله يك الگوريتم مسيريابي براي شبكه هاي روي تراشه سه بعدي با كانال هاي عمودي ناكامل ارائه شده است كه با تقسيم بندي لايه اي، سطري و ستوني شبكه، يك مسيريابي پويا را با حداكثر تطبيق پذيري در اختيار بسته ها قرار مي دهد. اين الگوريتم مستقل از مكان قرارگرفتن كانال هاي عمودي است و با در نظر گرفتن شماره لايه اي كه بسته در آن قرار دارد و زوج يا فرد بودن آن، مدل چرخش خاصي در سطرها و يا ستون هاي زوج يا فرد به كار مي گيرد. اين الگوريتم تنها با استفاده از دو كانال مجازي مساله بن بست و چرخه زنده را مرتفع كرده است. نتايج شبيه سازي و مقايسه الگوريتم پيشنهادي با الگوريتم اول- آسانسور نشان مي دهد كه در الگوريتم پيشنهادي، ميانگين تاخير تحويل بسته 32.8% نسبت به الگوريتم اول- آسانسور بهبود داشته است. همچنين قابل ذكر است كه بهبود تاخير و گذردهي با بزرگ تر شدن ابعاد شبكه و كاهش تعداد كانال هاي درون سيليكون، افزايش خواهد يافت.

Three-Dimensional Chips are made of stacking silicon layers which communicate with each other by Through-Silicon-Via (TSV) links. Manufacturing cost of Three-Dimensional chips is a function of the number of TSVs because the fabricating of a three-dimensional chip with fully vertical links is of high cost and high fabrication complexity. The packet routing strategies in the 3D NoCs with partially TSVs is more complex than that in the 2D NoCs. In this paper، we proposed a routing algorithm for the 3D NoCs with partial TSVs، which provides a dynamic routing with maximum adaptivity for packets by dividing the network into three groups of layers، rows and columns. This algorithm is independent of vertical channel's position but related to layer number of the current packet and based on the layer number، odd or even، uses a special turn strategy to route packets on rows and columns with odd or even numbers. The proposed routing algorithm mitigates deadlock and livelock with only two virtual. The experiments show that average packet latency in proposed algorithm is 32.8% smaller than that in Elevator_First which is a well-known algorithm for packet routing in 3D chips. Also، this improvement on average packet latency and network throughput will be more with increasing on network size and reduction on TSV number.