مقاوم سازي انتخابي مشاهده پذير و بهينه مدارهاي تركيبي در برابر خطاي نرم

Observable Optimized Selective Hardening of Combinational Circuits against Soft-Error

كاهش مقياس تكنولوژي و كاهش سطوح ولتاژ باعث حساس تر شدن گره هاي مدارات مجتمع و رشد فزاينده خطاي نرم در آنها شده است. خطاي نرم سبب اختلال گذرا در كار مدار مي گردد و اهميت آن در مدارهاي تركيبي با افزايش فركانس كاري بيشتر مي شود. در اين مقاله روشي بهينه براي مقاوم سازي مدارات تركيبي در برابر خطاي نرم ارائه شده است. بهينه سازي روش پيشنهادي در سه مرحله انجام مي گيرد. ابتدا با محاسبات مشاهده پذيري، اولويت گره هاي مدار از نظر مقاوم سازي تعيين مي گردد. سپس به منظور بهينه نمودن پارامتر توان- تاخير و سطح مصرفي مدار، قابليت اطمينان مدار اندازه گيري مي شود و با توجه به آن، تعداد گره هاي لازم براي مقاوم سازي تعيين مي گردد. در مرحله بعد، گره هاي انتخابي از مدارهاي استاندارد آزمون با سه روش مختلف كه شامل افزونگي زماني، اشميت تريگر و پسخورد ترانزيستوري مي باشند مقاوم سازي مي شوند. مقايسه سه روش نشان مي دهد كه مدار مقاوم شده با اشميت تريگر، داراي بيشترين بار بحراني و كمترين فاكتور توان- تاخير است. همچنين نتايج شبيه سازي تاييد مي كند كه مقاوم سازي بهينه حاصل انتخاب مناسب تعداد گره هاي لازم با استفاده از مفهوم مشاهده پذيري و محاسبات قابليت اطمينان همراه با نوع مناسب مقاوم سازي گره مي باشد. اجراي روش پيشنهادي بر روي مدارهاي تحت آزمون از 85ISCAS موثربودن روش را تاييد مي كند. همچنين شبيه سازي مونت كارلو نشان مي دهد كه روش پيشنهادي در برابر تغييرات فرايند مقاوم است.

Due to the shrinking of feature size، reduction in supply voltage and technology scaling، the sensitivity to radiation induced transient faults of digital systems has dramatically increased. Soft error causes transient distortion in circuit operation and is expected to become very important in combinational logic with increment of the circuit frequency. In this paper، we introduce an optimized method for hardening of combinational logic circuits against soft errors. In this method، first we have found the most sensitive nodes of the circuit by observability computations. Next for optimizing power-delay product and area، the reliability of the circuit has been computed and the number of the necessary nodes for hardening will be identified. In the next step، three different hardening methods including time redundancy، Schmitt trigger and transistor feedback have been carried out on standard test circuits as our vehicles. The comparison of three method results show that the hardened circuits with Schmitt trigger have the most cumulative critical charge and the least power-delay product and lead to an optimum hardening. Moreover، the simulation results approve the optimized hardening is obtained from suitable selecting the number of required nodes considering observability concepts and reliability computations together with the best node hardening method. Monte-Carlo simulations also approve the performance of the proposed method against process variations.